ndice:

Caratula..
Introduccin..
Objetivos.
Marco terico
Procedimiento
Actividades
complementarias..
Observaciones..
Conclusiones.

Introduccin:
Para poder entender que es un diagrama de
estado y tambin que es una tabla de estados, como
funciona, en que consiste etc. Es necesario saber la
parte terica, es as que en este informe encontraremos
estos puntos mencionados.
Tambin veremos cual es el funcionamiento,
sus diferencias y la gran utilidad de estos mencionados;
vale mencionar que en este informe se encontrara el
desarrollo de los circuitos dejados para su investigacin
y sus propios simulaciones, implementaciones.

Objetivos:
Describir el proceso de anlisis que permite comprender el funcionamiento
de un circuito secuencial partiendo de su implementacin.
Describir el proceso de sntesis que permite implementar un circuito
secuencial a partir de una descripcin funcional.
Adquirir habilidad en la sntesis de los diagramas de estado.
Describir un circuito secuencial general en funcin de sus partes bsicas y
de sus entradas y salidas.
Desarrollar correctamente un diagrama y una tabla de estados para una
determinada secuencia.
Reconocer y comprender la operacin de varios tipos de registros.
Comprender la estructura y funcionamiento de un registro indicando su
aplicacin.
Manipular la frecuencia del reloj.

Procedimiento:
Para entender ente circuito es necesario saber que es un diagrama
ASM, a continuacin daremos una definicin breve de este.

ASM: llamada tambin mquina de estado algortmica (ASM) es

un mtodo para disear finitos mquinas de estado .Se utiliza para
representar diagramas de digitales circuitos integrados . El diagrama
ASM es como un diagrama de estado , pero menos formal y por lo
tanto ms fcil de entender. Un diagrama ASM es un mtodo para
describir las operaciones secuenciales de un sistema digital. Consiste
en una interconexin de los cuatro tipos de elementos bsicos: los
nombres de estado, estados, estado cheques y salidas condicionales.
El mtodo ASM se compone de los siguientes pasos:
1. Crear un algoritmo, utilizando pseudocdigo , para describir la
operacin deseada del dispositivo.
2. Convertir el pseudocdigo en un diagrama ASM.
3. Disear el camino de datos basado en el diagrama ASM.
4. Crear un diagrama ASM detallado basado en la ruta de datos.
5. Disear la lgica de control basado en la tabla detallada ASM.

Tambin es necesario aprender cmo funciona un

en binario:

multiplicador

En esta imagen se muestra un breve resumen de lo que es una

multiplicacin en binario.

Si analizamos la las dos multiplicaciones tienes una gran similitud.

LOGICA DE CONTROL
El diseo de un sistema
digital se divide en dos
partes: el diseo de las
transferencias de registros
en el camino de datos y el
diseo de la lgica de
control. El diseo de la lgica de control es un problema de diseo de
circuitos secuenciales. Como tal, podra ser conveniente formular el
diagrama de estados del control secuencial. Los diagramas ASM son
similares a los diagramas de estados.

Hay dos tareas distintas que debemos efectuar al implementar la

lgica de control: establecer la sucesin requerida de estados y
generar seales que controlen las operaciones de registros.
- La sucesin de estados se especifica en el diagrama de estados.
- Las seales para controlar las operaciones en los registros se
especifican en los enunciados de transferencia de registros. En Este
caso que es el multiplicador, dichas seales son:
T1= para despejar A y C y cargar un nmero en P.
T2= para decrementar P.
T3= para desplazar el registro CAQ. y Q0 para determinar si B se
suma a A o no. El diagrama de bloques del control se reproduce en la
figura .
Las entradas para el control secuencial son QM y PZ.
Salidas, T0, T1, T2, T3, como especfica el diagrama de estados.
La compuerta AND que genera la seal L=T2Q0 se necesita para
cargar la suma en el registro A si Q0=1 estando en el estado T2.

Un paso

importante

del diseo es la asignacin de valores binarios codificados a los

estados o la asignacin similar es el cdigo Gray, en el que slo un bit
cambia al pasar de un nmero al siguiente. Una asignacin de estados
que se usa mucho en diseos de control es la asignacin de un solo
uno. Esta asignacin utiliza tantos bits como estados hay en el circuito.
En cualquier momento dado, slo un bit es 1, mientras todos los
dems se mantienen en 0. Este tipo de asignacin usa un flip-flop para
cada estado. Puesto que el control es un circuito secuencial, podemos
disearlo siguiendo el procedimiento de lgica secuencial.
ESTADO

BINARI

CODIG

UNO SOLO

UNO

GRAY

T0

00

00

0001

T1

01

01

0010

T2

10

11

0100

T3

11

10

1000

Mtodo FLIP-FLOP POR ESTADO:

Para disear la lgica de control es utilizar la asignacin de un solo

uno que produce un circuito secuencial con un flip-flop por estado.
Slo uno de los flip-flops contiene un 1 en cualquier momento dado;
todos los dems se restablecen a 0. El 1 se propaga de un flip-flop a
otro bajo el control de la lgica de decisin. En una configuracin as,
cada flipflop representa un estado que slo est presente cuando el bit
de control se transfiere a l.
No obstante, el mtodo ofrece ciertas ventajas que tal vez no sean
obvias. Una es la sencillez con que puede disearse la lgica con slo
inspeccionar el diagrama ASM o el diagrama de estados. No se
necesitan tablas de estados ni de excitacin si se usan flip-flops tipo D.
El diseo requiere menos esfuerzo, y la sencillez operativa es mayor,
adems de que podra reducirse el nmero total de compuertas, pues
no se necesita un decodificador.
Ilustraremos el procedimiento de diseo produciendo el circuito de
control especificado por el diagrama de estados de la figura. Puesto
que hay cuatro estados en ese diagrama, escogemos cuatro flip-flops
D y rotulamos sus salidas T0, T1, T2 y T3. Las ecuaciones de entrada
para poner en 1 cada flip-flop se deducen del estado actual y de las
condiciones de entrada que estn sobre las flechas correspondientes
que llegan al estado. Por ejemplo, el flip-flop T0 se pone en 1 con el
siguiente borde de reloj si el circuito est en el estado T3 y la entrada
Z es 1, o si el circuito est en el estado T0 y S es 0.
Donde DT0 denota la entrada D del flip-flop T0. De hecho, la condicin
para poner en 1 un flipflop se obtiene directamente del diagrama de
estados, efectuando un AND con la condicin especificada en las

flechas que llegan al estado correspondiente y el estado anterior del

flip-flop. Si llegan dos o ms flechas a un estado, se deber hacer el
OR de todas las condiciones. Al aplicar este procedimiento a los otros
tres flip-flops, se obtienen las ecuaciones de entrada:
El diagrama lgico del controlador aparece en la figura:

Consta de cuatro flip-flops D, T0 a T3, y las compuertas asociadas

especificadas por las ecuaciones de entrada. En un principio, el flipflop T0 debe ponerse en 1 y todos los dems se deben poner en 0
para habilitar el flip-flop que representa el estado inicial. Esto se logra
con un pre establecimiento asincrnico en el flip-flop T0 y un despeje
asincrnico en los otros flip-flops. Una vez iniciado, el controlador de
un flip-flop por estado pasar de un estado al siguiente en la forma
correcta. Slo un flip-flop se encender con cada borde de reloj; todos
los dems se apagarn porque sus entradas D son 0.

DESCRIPCION DEL MULTIPLICADOR

La descripcin se divide en cinco partes, cada una de las cuales va

precedida por un comentario que la explica.
La primera parte enumera todas las entradas y salidas
especificadas en el diagrama de bloques de la figura. Las
entradas de datos a B y Q y las salidas de datos de A y Q
son vectores de cinco bits. Escogimos cinco bits para este
ejemplo a fin de poder comparar el resultado de la
multiplicacin con el ejemplo numrico de la tabla.
La segunda parte declara todos los registros, incluidos el
registro de control y la codificacin de los cuatro estados.
La tercera parte especifica un circuito combinacional con
un enunciado assign. Hay dos circuitos combinacionales
en el multiplicador. Uno examina la salida del contador
para detectar una salida de cero; el otro es un sumador
paralelo. El sumador se especifica despus como parte de
la operacin de transferencia de registros que suma el
multiplicando al producto parcial. La deteccin de cero se
implementa con una compuerta NOR de cinco entradas.
Esto se especifica en el enunciado assign con un operador
de reduccin NOR.
La cuarta parte describe la transicin de estados para el
control y sigue el diagrama de estados.
La ltima parte es una descripcin de las operaciones de
transferencia de registros para la trayectoria de datos. sta
sigue las operaciones que se presentan en el diagrama
ASM de la figura. Las entradas de datos no se dan en el
diagrama ASM, pero se necesitan aqu para verificar el

funcionamiento del circuito. El multiplicando se transfiere al

registro B durante el estado inicial T0. El multiplicador se
transfiere durante el estado T1. En T2, el multiplicando se
suma al producto parcial si Q[0]=1. En T3, el producto
parcial se desplaza a la derecha.

DATOS ADICIONALES:
B= multiplicando
Q=multiplicador
P=contador
A=producto parcial
C=acarreo

ESQUEMATICO EN PROTEUS

ACTIVIDADES COMPLEMENTARIAS
1. Obtenga el diagrama de estados y tabla de estados de cada uno de
los circuitos incluidos en sta gua.
2. Investigue sobre mquinas de estado finito: mquinas de Mealy y
mquinas de Moore.
Una mquina de Mealy es una mquina de estados finita, donde las salidas
estn determinadas por el estado actual y la entrada. Esto significa que en
el diagrama de estados se incluye una seal de salida para cada arista de
transicin. Por ejemplo, en la trayectoria de un estado 1 a un estado 2, si la
entrada es cero la salida puede ser uno, y se debe poner sobre la arista la
etiqueta 0/1. En contraste, la salida de una mquina de estado finito
Moore (mquina de Moore), depende solo del estado actual y no depende
de la entrada actual. Por lo tanto, los estados de una mquina de Moore
son la unin de los estados de la mquina de Mealy y el producto
cartesiano de estos estados y alfabeto de entrada (posibles entradas).

3. Qu operacin realiza este sistema digital?

Existen
problemas
que
no
pueden
resolverse
con
circuitos
combinacionales, por ejemplo circuitos contadores: un circuito en el que
sus salidas siguen una secuencia fija que cuando acaba vuelve a empezar,
o circuitos que reciben sus datos en forma serial ordenados en distintos
intervalos de tiempo, o circuitos que se utilizan para controlar como se
aplican los datos en el tiempo y las operaciones a realizar con ellos. Estos
circuitos se realizan con circuitos secuenciales. El modelo que se utiliza

para estos problemas lgicos es la mquina de estados, que describe el

problema mediante una serie de entradas, salidas y estados. El estado
representa la situacin interna del circuito en cada instante de tiempo en
funcin de la secuencia de entradas introducida previamente. El nmero de
estados de la mquina de estados debe ser finito para que el circuito sea
realizable de ah el nombre de FSM (Finite State Machine).

4. Si B = 2, esto es, si usted coloca el #2 en el teclado cuya salida es el

nmero B
a. cul ser el nmero contenido en el registro A al final del estado
T3 siendo P =2?
b. cul ser el nmero contenido en el registro A al final del estado
T3 siendo P =1?
c. cul ser el contenido del registro A una vez terminada la
operacin?
d. Este sistema digital corresponde a un modelo de Moore o de
Mealy?
5. Observaciones y conclusiones