Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Datos
1110
1101
1100
1110
1101
1100
1011
1010
1001
1110
1101
1100
1011
1001
0111
1000
0111
0110
0101
0100
0101
0010
1110
1101
1100
1011
0111
0111
0110
0111
0111
0101
0101
0100
0100
0000
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35
t
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35
Preprocesamiento
Entrada
Conversor
A/D
Conversor
D/A
Postprocesamiento
Salida
Analgica
Analgica
Procesador
Digital
Diagrama de bloques de un
Convertidor D/A serie
Convertidor
D/A serie
Informacin
Digital
Variable
Analgica
Diagrama de un
convertidor D/A paralelo
Seal Digital
B0
B1
Convertidor
B2
D/A
B3
Paralelo
Variable
Analgica
B4
Procesador
Digital
Sumador
Resistivo
Convertidores D/A
Entrada de datos en BCD
* Resistencias en escalera R - 2R
Multiplexor
analgico
VR
V2
Filtro
Integrador
V1
Comparador
X
Informacin
Binario
n bits
Digital
n bits
Generador
de
Impulsos
Contador
Salida
del
comparador
Tx
Salida
del
multiplexor
analgico
Vref
10
Convertidor D/A
de frecuencia variable
VR
0
Multiplexor
Analgico
Filtro Integrador
Salida
Analgica
Informacin Digital
Divisor de
frecuencia
Programable
Generador
de Impulsos
11
t
Salida del
multiplexor
analgico
Vref
12
an 2
an 1
2R
4R
a1
2nR
8R
+
Vs
+ a n -1
+ an-2
+ ............ + a1 n
V S = - an
4R
8R
2R
2 R
r
n -1
n -2
( an 2 + an-1 2 + .............+ a1 )
VS=R 2n
Capitulo 10: Circuitos de Adquisicin de Datos
13
D2
C2
B2
A2
D1
C1
B1
A1
D0
R27
R18
R9
1M
100K
10K
R26
R17
R8
1M
100K
10K
C0
B0
A0
R25
R23
R16
R14
R7
R5
1M
1M
100K
100K
10K
10K
R24
R22
R21
R20
R19
R15
R13
R12
R11
R10
R6
R4
R3
R2
R1
1M
1M
1M
1M
1M
100K
100K
100K
100K
100K
10K
10K
10K
10K
10K
R28
10K
VCC = 15 V
2
3
4
1
11
VS
14
D2
C2
2R
B2
4R
A2
8R
D1
16R
C1
2R
B1
4R
A1
8R
D0
16R
C0
2R
B0
4R
A0
8R
16R
R
9,6R
I3
I2
CENTENA
105,6
I1
DECENA
VCC
UNIDAD
+
Vs
15
1/2 I
R
I
1/4 I
2R
2R
2R
2R
2R
2R
2I
B
Vref
2R
2R
2R
2R
E = Vref/2
16
Vref
2R
2R
D3
2R
D2
2R
D1
2R
D0
+ VCC
Vs
17
16
Compensacin
Iout
15
Vref ()
14
Vref (+)
Iout
13
V+
MSB B1
12
B8 LSB
B2
11
B7
B3
10
B6
B4
B5
18
VLC
MSB
B8
B7
6
B6
7
B5
8
B4
9
B3
B2
10
11
LSB
B1
12
Red
de
polarizacin
Vref(+)
Iout
Interruptores
de comienzo
corriente
Iout
14
Amplificador
de referencia
+
Vref()
15
DAC 0800
16
COMP
19
R1
Iref
14
V1 = Vref(+)
R2
15
V2 = Vref()
I=0
Capitulo 10: Circuitos de Adquisicin de Datos
20
10
EO
5K
IO 4
Iref = 2 mA
DAC0800
14
5K
IO 2
EO
B1 B2 B3 B4 B5 B6 B7 B8
IO mA
IO mA
EO
EO
1
1
1
1
1
0
1
1
0
1
1
0
1
1
0
1
1
0
1
1
0
1
0
1
1,992
1,984
1,008
0,000
0,008
0,984
9,960
9,920
5,040
0,000
0,040
4,920
Media escala
Media escala LSB
Escala cero +LSB
Escala cero
1
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
1
0
1,000
0,992
0,008
0,000
0,992
1,000
1,984
1,992
5,000
4,960
0,040
0,000
4,960
5,000
9,920
9,960
21
IO 4
Iref = 2 mA
EO
10K
EO
10K
+10,000V
DAC0800
14
IO 2
B1 B2 B3 B4 B5 B6 B7 B8
Escala total positiva
Escala total positiva LSB
Escala cero +LSB
Escala cero
Escala cero LSB
Escala total negativa +LSB
Escala total negativa
1
1
1
1
0
0
0
1
1
0
0
1
0
0
1
1
0
0
1
0
0
1
1
0
0
1
0
0
1
1
0
0
1
0
0
1
1
0
0
1
0
0
1
1
0
0
1
0
0
1
0
1
0
1
1
0
EO
EO
9,920
9,840
0,080
0,000
+0,080
+9,920
+10,000
+10,000
+9,920
+0,160
+0,080
0,000
9,840
9,920
22
11
MSB
LSB
B1 B2 B3 B4 B5 B6 B7 B8
5K
Vref = 10 V
IO 4
DAC0800
LM741C
5K
IO 2
EO = Vref
256
2X
+
256
256
Donde X es el
cdigo de entrada y
RC = RC = Rref
+
5K
RC
1
1
1
0
0
0
1
1
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
0
1
0
0
1
1
0
EO
+9,960
+9,880
+0,040
0,040
9,880
9,960
23
Resolucin
Tiempo de establecimiento
Estabilidad trmica
Conversin Unipolar/bipolar
Cdigos digitales de entrada
Salida Analgica
Sensibilidad ante variaciones de la fuente de
alimentacin
Margen dinmico de la seal de salida
Capitulo 10: Circuitos de Adquisicin de Datos
24
12
Resolucin =
VSalida ( max )
2
Resolucin =
1
100
2 1
n
25
Fondo
de
escala
t
t0
T. Subida
Tiempo de conversin
26
13
27
28
14
29
30
15
31
20
21
Generador
de onda
cuadrada
Contador
binario de
mdulo 2n
22
Convertidor
D/A
2n
Osciloscopio
32
16
Tensin de
salida terica
Tolerancia de
la tensin de
salida para el
valor 8(1000)
Peldao de 1 bit
Entrada
digital
33
Seal ideal
Entrada
binaria
34
17
Seal real
Seal ideal
Alta ganancia
Seal real
Baja ganancia
Entrada
binaria
35
Seal ideal
Seal real
no lineal pero
montona
Entrada
binaria
36
18
Salida analgica
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Seal ideal
Seal real
no montona
Entrada
binaria
37
19