TALLER

II
LOGICA SECUENCIAL

1. Obtenga el diagrama de estado del siguiente sistema secuencial, teniendo en
cuenta los siguientes pasos.

a. Ecuaciones de entrada y salida
b. Tabla de estados
c. Diagrama de estados.

2. Obtenga el diagrama de estados del siguiente sistema secuencial, teniendo
en cuenta los siguientes pasos:

a. Ecuaciones de entrada y salida
b. Tabla de estados
c. Diagrama de estados

3. Disear un circuito secuencial sincronizado que opere de acuerdo con el

diagrama de estado siguiente. Utilice flip-flops tipo D.

4. Disear utilizando FF JK un contador de tres bits que segn una entrada X
cuente de manera ascendente cuando X es 1 o cuente de manera
descendente cuando X es 0. El contador debe contar slo los nmeros pares.

5. Por la nica entrada de un circuito se recibe un tren de bits aleatorios.
Construir el circuito que detecte, con un nivel alto a la salida, la secuencia
111. Utilizar una mquina de estados tipo Mealy y Flip- Flops J-K.

6. Realizar el problema anterior utilizando una mquina de estados tipo Moore
y Flip-Flops D.

7. Disear un circuito que detecte con nivel alto a la salida la secuencia 01 10.
Utilizar una mquina de estados tipo Moore y Flips-Flops S-R.

8. Dar la salidas del cronograma de la figura correspondientes al biestable J-K
asncrono.

9. A partir de la siguiente tabla disear un circuito con biestables J-K:

10. Determinar la secuencia de estados en la tabla para la siguiente mquina de
Moore:

11. A partir del diagrama de estados encontrar:

a) Ecuaciones de entrada y salida
b) Tabla de estados
c) Diseo en J-K y D

12. A partir de la tabla encontrar:
a. Diagrama de estados
b. Ecuaciones de Salida
c. Diseor en D y J-K.



13. Contador sncrono mdulo 5: su grafo tendr 5 estados, comenzando en el
estado 0, pasando de cada nmero al siguiente y del estado 4 al primer
estado. Implementando Flip-Flop tipo D y JK.

14. Analice la mquina de estados sncrona temporizada de la figura. Escriba las
ecuacioens de excitacin, la tabla de excitacin/transiscin y la tabla de
estado (Utilice los nombres de estado A-H, para Q1Q2 Q3= 000-111).

15. Disee una mquina de estado que verifique el siguiente diagrama de
estados (D es una entrada, OUT es una salida).
a. Utilice Flip Flops tipo D para la tarea.
b. Utilice Flip Flops tipo J-K para la tarea.

16. Reduzca el nmero de estados de la siguiente tabla de estados y tabule la

tabla de estados reducida.

17. Un circuito secuencial tiene dos flip-flops JK, A y B, dos entradas, x y y, y una
salida, z. Las ecuaciones de entrada de los flip-flops y la ecuacin de salida
del circuito son:

a) Dibuje el diagrama lgico del circuito. b) Prepare la tabla de estados.
c) Deduzca las ecuaciones de estado para A y B.

18. Disee un circuito secuencial con dos flip-flops JK, A y B, y dos entradas, E y x.
Si E=0, el circuito permanece en el mismo estado sea cual sea el valor de x. Si
E=1 y x=1, el circuito pasa por las transiciones de estado de 00 a 01 a 10 a 11
y de vuelta a 00, y repite. Cuando E=1 y x=0, el circuito pasa por las
transiciones de estado de 00 a 11 a 10 a 01 y de vuelta a 00, y repite.

19. Un circuito secuencial tiene un flip-flop Q, dos entradas x y y, y una salida S.
Consta de un cir- cuito sumador completo conectado a un flip-flop D, como se
indica en la figura. Deduzca la tabla de estados y el diagrama de estados del
circuito secuencial.



20. Demuestre que la ecuacin caracterstica para la salida de complemento de
un flip-flop JK es: