Leccin 15.

Control de errores en la transmisin

15.1. Control de errores de transmisin
Los circuitos fsicos por donde se establece una comunicacin estn sometidos a
multitud de ruidos y distorsiones que hacen que la seal que el terminal emisor
introduce por un extremo del circuito no sea exactamente igual a la seal que el
circuito le entrega al terminal receptor. Estas diferencias son soportadas la
mayora de las veces por el propio sistema receptor sin fallos de interpretacin,
pero otras suponen un error de lectura que, por supuesto, debe ser detectado y
corregido.
Existen tcnicas tanto detectaras como correctoras de los errores de transmisin,
sin embargo, en las aplicaciones teleinformticas slo se utilizan tcnicas de
deteccin de errores y peticin de retransmisin. Eso es as debido a que las
tcnicas de correccin de errores son bastante complejas y slo se justifican en
condiciones extremas, generalmente cuando el retardo de propagacin es muy
grande (comunicaciones espaciales), resultando ms eficaz utilizar estas tcnicas
que retransmitir un mensaje.
Existen dos tcnicas bsicas de deteccin de errores:

Mtodo de paridad.

Mtodo cclico.

Una vez que el terminal, utilizando una de las dos tcnicas anteriores, detecta que
en la informacin recibida existe un error, le solicita al terminal emisor que
retransmita la trama errnea siguiendo una determinada estrategia de
retransmisin. Pues bien, tambin existen dos tcnicas bsicas de retransmisin:

Parada y espera.

Envo continuo.

15.1.1. Mtodo de paridad

Este mtodo es tambin llamado geomtrico, se basa en aadir un BIT (de
paridad) a cada uno de los caracteres transferidos, el cual contiene el valor cero o
uno.
El terminal receptor cuenta el nmero de bits unos de cada carcter,
comprobando que dicha suma d como resultado un nmero impar si el mtodo
utilizado es el de paridad impar, o par si es usado el de paridad par.

Si es as, todo va bien, pero si no, le indica al terminal emisor que retransmita la
trama en cuestin.
A este BIT que se aade al final de cada carcter tambin se le llama BIT de
paridad transversal, y el sistema, adems de conocerse por el nombre de paridad
par o impar, tambin se conoce como paridad vertical o como sistema de
comprobacin de redundancia vertical (VRC, Vertical Redundancy Checking).
A continuacin puede verse un ejemplo de la paridad impar, donde los bits de
paridad se indican en negrita:
10110110
01110101
00101001
Como se puede sospechar, el mtodo de paridad vertical slo es capaz de
detectar errores de un solo BIT, no errores mltiples. Eso quiere decir que si en un
mismo carcter se modifican dos bits, este sistema no detectar el error. Para
evitar que errores de este tipo pasen desapercibidos, algunos protocolos incluyen
al final de cada trama un carcter de comprobacin de error.
A este carcter tambin se le conoce por el nombre de carcter de comprobacin
horizontal. El valor de cada BIT de este carcter hace que la suma de todos los
unos de los primeros, segundos, terceros, etc. bits de todos los caracteres
enviados en la trama d un valor impar o par (dependiendo del sistema utilizado).
Veamos el ejemplo anterior con el carcter de comprobacin horizontal:
10110110
01110101
00101001
00010101
Resulta importante sealar que el carcter de paridad tambin recibe los nombres
de suma de comprobacin (del inglschecksum), carcter de comprobacin de
redundancia longitudinal (LRC, Longitudinal Redundancy Check) o paridad
horizontal.

Un sistema que emplee paridad vertical y horizontal podra llegar a detectar y

corregir todos los errores de un BIT de un solo carcter