Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Controladores T Picos
Controladores T Picos
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
Diseo de Controladores I.
Apuntes del curso de Control Automtico
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
I.
Controladores Tradicionales
Los controladores utilizados en forma industrial son los controladores proporcional (P),
proporcional integral (PI) y el proporcional integral derivativo (PID). Estos controladores se
pueden explicar en mejor forma tomando en cuenta el lazo de control que se muestra en la
siguiente figura:
y*(s)
e(s)
G(s)
u(s)
Planta
y(s)
u ( s ) = K p e( s )
(1)
u ( s ) = K p e( s ) +
1
e( s )
Ti s
(2)
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
1
+ Td s e( s )
u ( s ) = K p +
Ti s
(3)
Este controlador tiene tres grados de libertad, Kp, Ti y Td, lo que permite colocar dos ceros en
cualquier lugar dentro del plano complejo, mas un polo en el origen. La funcin de
( s 2 + as + b)
s
(4)
K
( s + 3)( s + 1.4s + 100)
(5)
Esta planta es difcil de compensar apropiadamente utilizando controladores PI. Esto se debe a
que no es apropiado compensar polos complejos utilizando solo elementos reales, como es el cero
introducido por el controlador PI. Esto se muestra en mayor detalle en Fig. 2.
15
Planta
10
Imag Axis
Cero del
PI
Polo del
PI
-5
Planta
-10
-15
-18
-16
-14
-12
-10
-8
-6
Real Axis
-4
-2
50
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
Como se muestra en la figura anterior, los polos complejos tienen muy poco factor de
amortiguamiento y el lugar de la raz se desplaza, casi inmediatamente, hacia el semiplano
derecho.
Diseando adecuadamente un controlador PID, se pueden cancelar los polos inestables,
obtenindose el siguiente lugar de la raz:
15
ox Polo y cero
10
cancelados
Imag Axis
-5
ox Polo y cero
-10
cancelados
-15
-10
-8
-6
-4
-2
Real Axis
(s
+ 1.41s + 100
s
(6)
Esta no es una buena eleccin de controlador debido a que el numerador tiene mayor grado que el
denominador. Si se implementara un controlador como ste su ganancia en el dominio de la
frecuencia sera la mostrada en la Fig. 4. Puede observarse en esta figura, que un controlador,
como el de (6), tiene ganancia casi infinita a altas frecuencias.
En general cualquier controlador utilizado debe tener un nmero de polos mayor o igual
que el nmero de ceros. El controlador de (6) debe ser corregido a por ejemplo:
51
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
5
10
10
(baja 20db/dcada)
3
Amplitud
10
10
10
10
-2
10
10
10
10
10
Frecuencia rad/s
Gc ( s ) = K p
(s
+ 1.41s + 100
s ( s + 30)
(7)
Colocando un polo extra a lazo abierto, relativamente alejado de los polos dominantes no se
afecta mayormente el lugar de la raz pero se reduce considerablemente la amplificacin del ruido
de alta frecuencia. Esto se muestra en la Fig. 5.
Cuando utilice un PID recuerde que no se pueden cancelar polos de lazo abierto que estn
ubicados en el semiplano derecho.
I.1 Antiwinding Up
En los sistemas de control, la energa esta limitada fsicamente por los actuadores o la capacidad
del sistema. Por ejemplo la corriente de un devanado debe ser limitada para evitar
sobrecalentamientos, el voltaje mximo a aplicar depende de las especificaciones de los
dispositivos de electrnica de potencia, la energa a aplicar a un sistema esta dado por las
capacidades de tuberas,
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
10
10
Amplitud
10
10
-1
10
-2
10
-2
10
10
10
10
10
Frecuencia Rad/s
y*(s)
e(s)
G(s)
u(s)
Planta
y(s)
El smbolo mostrado en la Fig. 6, indica que la entrada de la planta est limitada entre un valor
mximo y mnimo. En todos los otros casos la entrada a la planta es igual a la salida del
controlador. El controlador PI y en general todos los controladores que consideran elementos
integrales pueden tener mal desempeo al ser utilizados con limitadores. Esto se explica a
continuacin.
La ecuacin de un controlador PI, en el dominio del tiempo, puede escribirse como:
53
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
u (t ) = K p e(t ) +
1
Ti
e(t )dt
K p e(t ) +
1
Ti
e(t )t
(9)
Como es bien conocido, una integral puede aproximarse a una sumatoria. Esto significa que el
elemento integral no puede cambiar bruscamente su salida. Por ejemplo si la salida de la
componente integral del controlador alcanza un valor tres veces mayor que el mximo permitido
en la planta, reducir esta salida necesitar un tiempo, algunas veces considerable, hasta que la
sumatoria est en el rango de operacin permitido.
Por ejemplo suponiendo una planta dada por:
G ( s) =
10
s + 10
(10)
Gc ( s ) = 41.83
(s + 212.13)
(11)
To Workspace2
To Workspace4
en0
error
en1
To Workspace1
41.83
Step
Sum
Gain
s+212.1341
10
s+10
Controlador
Limitador
Controlador1
simout
To Workspace
time
Clock
To Workspace3
54
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
1400
1200
Amplitud
1000
800
600
400
200
0
-200
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
Tiempo
5
4
Amplitud
3
2
1
0
-1
-2
-3
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
Tiempo
55
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
8
7
Amplitud
6
5
4
3
2
1
0
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
Tiempo
Como muestra la Fig. 8, la salida del controlador esta muy por encima del mximo permitido
durante aproximadamente 0.15 seg. Durante este tiempo se le esta aplicando a la planta la entrada
mxima a pesar de que el error se hace negativo (en t 0.18 Seg.). Esto se debe a que la salida
del elemento integral se encuentra muy por encima del lmite superior y su valor no cambia
instantneamente.
Para evitar los problemas relacionados con el integrador se utiliza anti winding up, lo que
significa que el integrador se detiene cuando la salida del controlador esta fuera de rango. Fig. 11
muestra el sistema de control de la Fig. 7 considerando antiwinding up. En este caso el
controlador PI se ha dividido en dos partes. La parte proporcional y la parte integral. La entrada
al componente integral se multiplica por uno o cero, dependiendo si la salida del controlador esta
en el rango permitido a la entrada de la planta. La funcin f(u) utilizada en la figura es una
funcin lgica de la forma:
f (u ) = (u < max) * (u > min )
(12)
56
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
To Workspace2
To Workspace4
en0
error
en1
To Workspace1
10
41.83
Step
Sum
Sumador
Gain
simout
s+10
Limitador
Controlador1
To Workspace
212.13
s
Product
Fcn
f(u)
time
Clock
To Workspace3
Aunque otras funciones pueden ser utilizadas. La funcin f(u) de (12) toma el valor uno cuando
u(t), la salida del controlador, esta en el rango [min, max]. En todo otro caso f(u) toma el valor
cero. Fig. 12 muestra la salida del controlador y la entrada de la planta, Fig. 13 muestra la
evolucin del error y finalmente Fig. 14 muestra la salida del sistema.
250
Amplitud
200
150
100
50
Salida dellimitador
0
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
Tiempo
Fig. 12. Salida del controlador y entrada a la planta cuando se considera antiwinding up.
57
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
5
4.5
4
3.5
Amplitud
3
2.5
2
1.5
1
0.5
0
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
0.4
0.45
0.5
Tiempo
5
4.5
4
Amplitud
3.5
3
2.5
2
1.5
1
0.5
0
0.05
0.1
0.15
0.2
0.25
0.3
0.35
Tiempo
Como muestra la Fig. 11, la salida del controlador nuevamente alcanza valores superiores a los
permitidos por la planta (los cuales son recortados por el limitador), pero esto se debe a la
58
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
amplificacin del error efectuado por la constante proporcional del controlador (Kp e(t)). El
integrador nunca se encuentra operando fuera del rango de entrada de la planta.
Dado que la parte proporcional del controlador puede cambiar instantneamente su salida, no
existen mayores retardos en la operacin de este controlador y no existe error negativo (compare
con lo mostrado en la Fig. 9). Adems, la salida alcanza a la referencia de entrada en t0.17s.
Cuando el sistema no considera antiwinding up, el valor es t 0.35s.
II.
Compensacin Generalizada.
Hasta el momento el alumno podra tener la impresin equivocada que los nicos controladores
que existen son el P, PI y PID. Esto no es exacto. Al menos en teora no existen lmites al
momento de implementar un compensador, y se pueden implementar controladores con muchos
ceros y polos (inteligentemente ubicados por supuesto). En general los elementos de
compensacin se dividen en:
-
El concepto de redes de adelanto o atraso se deriva de la condicin de ngulo del lugar de la raz.
Suponga que usted necesita que los polos de lazo cerrado pasen por un punto determinado en el
plano s. Utilizando la Fig. 14, y la condicin de ngulo, podemos ver que para tener lugar de la
raz en el punto deseado, se necesita que:
1 2 3 = 180
(13)
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
Posicin deseada
del polo de lazo cerrado
Imag Axis
2
3
-2
-4
-10
-8
-6
-4
-2
Real Axis
Glead = K
(s + a)
( s + b)
(14)
x
b
oa
En general la malla en adelanto amplifica el ruido en alta frecuencia por lo que la razn entre b/a
debe ser pequea (el polo no debe estar muy separado del cero). Valores tpicos de b/a estn
60
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
entre cinco a quince. La siguiente tabla muestra el mximo ngulo de fase que se puede obtener
al utilizar una malla en adelanto:
Tabla I. Mximo ngulo a inyectar
Razn b/a
10
3.33
2.5
Fase (grados)
90
54.9
41.8
32.6
25.4
19.5
Por lo tanto en algunas aplicaciones puede ser necesario utilizar mas de una malla en adelanto (si
las condiciones de ruido lo permiten) para
amortiguamiento deseadas.
Las mallas en atraso tienen idntica representacin que las mallas en adelanto, es decir:
Glead = K
(s + a)
( s + b)
(15)
o
a
xb
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
La malla en adelanto se utiliza para mejorar las condiciones dinmicas de un sistema, es decir
mejorar la frecuencia natural, el tiempo de establecimiento, tiempo de subida etc. En cambio la
malla en atraso se utiliza para mejorar el coeficiente de error. Por ejemplo el controlador PI es un
caso especial de malla en atraso.
La compensacin adelanto-atraso y atraso-adelanto se utiliza en algunos sistemas donde una sola
malla no es suficiente para cumplir con las condiciones de lazo cerrado. En este tipo de
compensacin se utiliza, por ejemplo, una malla en atraso (o varias) para mejorar el error en
estado estacionario y luego una malla en adelanto (o varias) para mejorar las caractersticas
dinmicas del sistema a lazo cerrado. Esto se muestra en el siguiente ejemplo:
Se tiene la siguiente planta que debe ser controlada para entregar cero error en estado estacionario
a entrada escaln, frecuencia natural superior a 20 rads-1 y coeficiente amortiguamiento de 0.8.
G (s) =
10
( s + 3)( s + 6)
(16)
Para cumplir con la condicin de cero error en estado estacionario lo primero que hacemos es
insertar en cascada con la planta un controlador PI diseado utilizando cancelacin. La forma de
este controlador es
G lag ( s ) = K p
s+3
s
(17)
Con esta malla cancelamos el polo mas lento del sistema pero no podemos alcanzar la frecuencia
natural con el coeficiente de amortiguamiento especificado. Para lograr los polos de lazo cerrado
especificados necesitamos aadir una malla en adelanto cuya funcin de transferencia es:
Glead =
s+6
s + 32
(18)
62
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
30
20
Imag Axis
10
-10
-20
-30
-30
-25
-20
-15
-10
Real Axis
-5
( s + 6) ( s + 3)
( s + 32) s
(19)
Amplitud
1
0.8
0.6
0.4
0.2
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
Tiempo (segundos)
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
Step
40(s+6)(s+3)
10
s(s+32)
s2 +9s+18
Zero-Pole
Transfer Fcn
simout
To Workspace
in
time
Clock
To Workspace1
To Workspace2
III.
Retardos de Transporte
(20)
Donde T es el tiempo de retardo. Figura 18a y b muestra la respuesta escaln de una planta de
primer orden sin considerar y considerando un retardo en cascada.
Amplitud
0.8
0.6
0.4
0.2
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
Tiempo
Fig. 18a. Respuesta escaln de una planta de primer orden sin considerar retardo.
64
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
1
0.9
0.8
0.7
Amplitud
0.6
0.5
0.4
0.3
0.2
0.1
0
0.1
0.2
0.3
0.4
0.5
Time
0.6
0.7
0.8
0.9
Fig. 18b. Respuesta escaln de una planta de primer orden considerando un retardo de 60ms.
in
To Workspace2
10
Step
Retardo
s+10
Planta
out
To Workspace1
time
Clock
To Workspace
Como se observa en la Fig. 18b, el sistema con retardo no responde instantneamente a las
excitaciones de entrada sino que retarda en T segundos su respuesta. Los retardos de transporte
son comunes en los sistemas de control. En el mbito de ingeniera elctrica, los retardos de
transportes son producidos por dispositivos como tiristores, choppers y otros elementos.
Al disear sistemas de control utilizando el mtodo del lugar de la raz los retardos deben ser
implementados utilizando la aproximacin de Pad. Por ejemplo, al utilizar Pad de primer
orden, el retardo queda expresado como:
65
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
e sT =
sT
2
ST
2
sT
2
sT
1+
2
1
(21)
Aproximaciones de Pad de mayor orden son posibles. MATLAB utiliza el comando pade(T,n)
para generar representaciones de Pad de orden n y T seg. de retardo en forma simple. De (21)
podemos observar que la aproximacin de Pad es una malla en adelanto que, sin embargo,
empeora las caractersticas dinmicas de un sistema. Esto se debe a:
-
Por lo tanto un retardo desplaza el lugar de la raz hacia el semiplano derecho disminuyendo la
velocidad y estabilidad del sistema. Esto tambin es obvio si analizamos el sistema desde otro
punto de vista. No es posible que un retardo, que disminuye la velocidad de respuesta del
sistema, mejore las caractersticas dinmicas de este.
III.1 Errores en la Aproximacin de Pad
La aproximacin de Pad es vlida solo cuando los retardos son pequeos. Para analizar el error
cometido por la aproximacin de Pad utilizaremos la transformada de Fourier y la identidad de
Euler. La representacin en modulo y ngulo de un retardo es:
e j T
= cos(T ) jseno(T )
Modulo
= (cos(T )) 2 + ( sen(T )) 2 = 1
Angulo
= T
(22)
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
La aproximacin de Pad tambin tiene mdulo unitario (vea (21)) pero su respuesta de fase es
diferente a la de un retardo ideal. Figura 19 muestra el error de fase producida entre el retardo y
la aproximacin de Pad:
0
-20
Fase (grados)
-40
Pad
-60
-80
Retardo
-100
-120
10
12
14
16
18
20
20
15
10
8
10
12
Frecuencia rad/s
14
16
18
20
Las curvas de la Fig. 19 fueron obtenidas utilizando un retardo de T=100ms. Puede observarse
que para una frecuencia de 10rads-1 (1/T) el error es ligeramente menor a los 5 grados. Para
67
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
frecuencias mayores el error aumenta considerablemente. Este error puede disminuirse utilizando
una aproximacin de mayor orden, pero en general la aproximacin de Pad es valida para
retardos pequeos comparados con el ancho de banda.
Aunque se utilizara una representacin exacta del retardo no es simple la tarea de disear
sistemas de alta dinmica cuando se tienen retardos considerables. Representaciones exactas
del retardo son posibles de utilizar al disear sistemas de control utilizando mtodos como
diagramas de Bode y Nyquist.
e(s)
Gc(s)
u(s)
e-sT
y(s)
s+a
G ( s ) H ( s ) = Gc ( s ) e sT
a
s+a
Gc ( s )
1 sT / 2 a
1 + sT / 2 s + a
= Gc ( s )
(1 + sT / 2) a
(23)
(1 + sT / 2) ( s + a )
Ecuacin (23) indica que al utilizar la aproximacin de Pad, el compensador debe disearse
utilizando el root locus para sistemas con ganancia negativa. Por ejemplo supongamos que se
quiere disear un controlador para un sistema similar al mostrado en la Fig. 20. El valor de a=20
y el retardo de transporte es de 30ms. El sistema debe ser diseado para cero error a estado
estacionario, entrada escaln, frecuencia natural de 15 rads-1 y coeficiente de amortiguamiento de
0.8.
68
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
100
80
60
40
Imag Axis
20
Cero de
Pad
Controlador
0
-20
-40
-60
-80
-100
-50
50
100
Real Axis
150
200
in
To Workspace2
0.313 (s+30)
20
s
Step
s+20
Retardo
Controlador
Planta
out
To Workspace1
time
Clock
To Workspace
Fig. 21. Modelo en SIMULINK utilizado para simular un sistema con retardo.
La aproximacin de Pad se utiliza habitualmente para disear sistemas de control. Sin embargo
al momento de simular se debe utilizar una representacin en lo posible exacta. Afortunadamente
SIMULINK puede representar retardos exactos utilizando el bloque que se muestra en la Fig. 21.
Finalmente, Fig. 22 muestra la respuesta escaln del sistema mostrado en la Fig. 21.
69
Diseo de Controladores I
Apunte IV
Disponible en http://ona.fi.umag.cl/~rcd
______________________________________________________________________________________________
1.4
1.2
Amplitud
0.8
0.6
0.4
0.2
0.1
0.2
0.3
0.4
0.5
0.6
Tiempo (seg.)
0.7
0.8
0.9
70
Diseo de Controladores I