Electronica Digital - Contadores y Registro

ELECTRNICA DIGITAL
Captulo 6
Contadores y Registros
Ing. Bady Elder Cruz Daz

bady.cruz@upnorte.edu.pe
bady_ecd27@hotmail.com
ELECTRNICA
DIGITAL
Captulo 6
CONTADORES Y REGISTROS
Contadores y registros6
CONTENIDO:
Contadores asncronos (de rizo)6.1
Contadores sncronos (paralelos)6.2
Registros de corrimiento6.3
Entrada en paralelo salida en paralelo6.4
Entrada en serie salida en serie6.5
Entrada en paralelo salida en serie6.6
Entrada en serie salida en paralelo6.7
Registros de corrimiento bidireccional6.8
Registro buffer6.9
ELECTRNICA
DIGITAL
Captulo 6
Los Flip-Flops pueden utilizarse para construir circuitos secuenciales

llamados contadores
Existen una clasificacin bsica de los contadores, que los divide en:
Contadores asncronos y,
Contadores sncronos.
Adems, los contadores pueden clasificarse:
Atendiendo
al
tipo
de
secuencia
(ascendente/descendente) o,
Al nmero de estados por el que pasan (mdulo).
que
generan
ELECTRNICA
DIGITAL
Captulo 6
Contadores asncronos (de Rizo)6.1

Un contador asncrono (conocido tambin como de rizo), es aquel
contador al que la seal de reloj slo ingresa al Flip-Flop que contiene el
menor bit significativo (LSB).
Por ser un contador binario, la secuencia de conteo es:
0, 1, 2 2n 1, 0, 1, 2 2n 1, 0, 1
donde n es el nmero de Flip-Flops que componen el contador.

El mdulo de un contador binario de este tipo es 2n (el mximo que se
puede conseguir utilizando n Flip-Flops).
ELECTRNICA
DIGITAL
Captulo 6

+5V
Q2
+5V
J2
Q1
CLK
J1
+5V
Q0
CLK
J0
Pulsos
de Reloj
CLK
Entrada
Q2
Q2
(MSB)
K2
Q1
Q1
K1
Q0
K0
Q0
(LSB)
FIGURA 6-1: Contador asncrono (o de rizo) ascendente de 3 bits.

5
ELECTRNICA
DIGITAL
Captulo 6

NMERO MOD
El contador de la figura anterior, tiene 8 estados diferentes (000 al 111)
por tanto se trata de un contador de rizos MOD-8, recordamos que el
nmero MOD es igual al numero de estados por los cuales pasa el
contador en cada ciclo completo antes que se recicle a su estado inicial.
El numero MOD lo podemos aumentar, simplemente aumentando el
numero de Flip-Flops al contador.
nmero MOD = 2n
donde n es el numero de Flip-Flops del contador.
ELECTRNICA
DIGITAL
Captulo 6

DIVISIN DE FRECUENCIA
En la figura podemos ver que cada Flip-Flop da una forma de onda de
salida que es exactamente la mitad de la frecuencia de la onda de entrada
CLK. Supongamos que la frecuencia de los pulsos de la seal del reloj es
de 8 KHz, as podemos ver que en la salida del primer Flip-Flop es de 4
KHz, la del segundo Flip-Flop es de 2 KHz y l ultimo Flip-Flop 1 KHz.
FIGURA 6-2: Divisin de una frecuencia original entre 2 para cada Flip-Flop.
7
ELECTRNICA
DIGITAL
Captulo 6

CONTADORES ASNCRONOS DESCENDENTES
Es relativamente simple construir contadores asncronos descendentes
(de rizo), los cuales contaran hacia abajo desde una cuenta mxima hasta
cero.
CUENTA
Q2 Q1 Q0
(7)
111
(6)
110
(5)
101
(4)
100
(3)
011
(2)
010
(1)
001
(0)
000
FIGURA 6-3: Cuenta descendente del contador asncrono.

ELECTRNICA
DIGITAL
Captulo 6

CONTADORES ASNCRONOS DESCENDENTES
+5V
Q2
+5V
J2
Q1
CLK
J1
+5V
Q0
CLK
J0
Pulsos
de Reloj
CLK
Entrada
Q2
Q2
(MSB)
K2
Q1
K1
Q1
Q0
K0
Q0
(LSB)
FIGURA 6-4: Divisin de una frecuencia original entre 2 para cada Flip-Flop.
9
ELECTRNICA
DIGITAL
Captulo 6

RETARDO DE PROPAGACIN EN CONTADORES ASNCRONOS
Este tipo de contadores, tienen una desventaja importante ocasionada por
su principio bsico de operacin:
Cada Flip-Flop se dispara mediante la transicin en la salida del
Flip-Flops anterior.
Debido al tiempo de retardo de propagacin inherente (tpd) a cada
Flip-Flop, significa que el segundo Flip-Flop no responder hasta un
tiempo tpd despus de que el primer Flip-Flop reciba una transicin
activa de reloj.
El tercer Flip-Flops no responder hasta un tiempo igual a 2 x tpd
despus de esa transicin de reloj, y as sucesivamente.
10
ELECTRNICA
DIGITAL
Captulo 6

RETARDO DE PROPAGACIN EN CONTADORES ASNCRONOS
En la figura se muestran las formas de onda, con el retardo resultante por
cada Flip-Flop, para un contador asncrono de tres bits.
1000 s
CLK
1
Q0
0
1
Q1
0
1
Q2
0
50 s
100 s
150 s
FIGURA 6-5: Se muestra una situacin en la que ocurre un pulso de entrada cada 1000 s (el
periodo de reloj T = 1000 s) y se supone que cada Flip-Flop tiene un retardo de propagacin de 50
s (tpd = 50 s).
11
ELECTRNICA
DIGITAL
Captulo 6

CONTADORES ASNCRONOS EN CIRCUITOS INTEGRADOS
Existen varios contadores asncronos en circuitos integrados TTL y
CMOS. Uno de ellos es el 74LS293.
Flip-Flop A
JA
CLKA
Flip-Flop B
QA
JB
CLKA
KA
Flip-Flop C
QB
JC
CLKB
QA
KB
Flip-Flop D
QC
JD
CLKC
QB
KC
QD
CLKD
QC
KD
QD
Todas las entradas J, K se

encuentran
internamente
conectadas a ALTO (5V).
CLKB
MR1
QA
(LSB)
MR2
QB
QC
QD
(MSB)
Salidas Asncronas del Contador
FIGURA 6-6: Diagrama lgico para el CI contador asncrono 74LS293.

12
ELECTRNICA
DIGITAL
Captulo 6

Entre las principales caractersticas del 74LS293, tenemos:
El 74LS293 tiene cuatro Flip-Flop JK con salidas QA, QB, QC y QD,

donde QA corresponde al LSB y QD al MSB.
Cada Flip-Flop tiene una entrada CLK. Se puede tener acceso

externo de las entradas CLK de QA y QB, marcadas como CLKA y
CLKB, respectivamente. Estas entradas son activas en BAJO.
13
ELECTRNICA
DIGITAL
Captulo 6

Entre las principales caractersticas del 74LS293, tenemos:
Cada Flip-Flop tiene una entrada asncrona BORRAR (CLR). stas

se encuentran conectadas entre s a la salida de una compuerta
NAND de dos entradas MR1 y MR2, donde MR significa
Reiniciacin Maestra. Estas entradas son activas en BAJO.
Las salidas QB, QC y QD ya estn conectados como un contador de

rizo de tres bits. La salida QA no est conectado internamente a
nada. Esto permite que el usuario opte por conecta el Flip-Flop A
con el Flip-Flop B para formar un contador de cuatro bits, o usarlo
en forma independiente, si as lo desea.
14
ELECTRNICA
DIGITAL
Captulo 6

Reset
Reloj
Vcc
MR2
14
13
12
11
MR2
MR1
CLKB
Salidas
MR1 CLKB CLKA
QA
QD
10
CLKA
QA
CLKB
Entradas
de Reloj
74LS293
QD
74LS293
CLKA
MR1 MR2
QD
QC
QB
QA
QC
(MSB)
Reiniciacin
Maestra
(LSB)
Salidas
QB
NC
NC
NC
QC
QB
NC
GND
Salidas
a) Smbolo lgico del 74LS293.
b) Diagrama de pines del 74LS293.
FIGURA 6-7: Smbolo lgico y diagrama de pines del 74LS293.
15
ELECTRNICA
DIGITAL
Captulo 6
Contadores sncronos (Paralelos)6.2

Los contadores sncronos o paralelos, se diferencian de los contadores
asncronos en el que todos los Flip Flops se disparan en forma simultanea
(en paralelo) por medio de los pulsos de reloj.
Q BQ A
QA
QCQBQA
QBQA
QC
QD
JD
QC
CLK
QD
JC
QB
CLK
KD
QC
5V
QB
JB
QA
CLK
KC
QB
JA
CLK
KB
QA
KA
Pulsos
de Reloj
QD
QC
QB
(MSB)
QA
(LSB)
Salidas Sncronas del Contador
FIGURA 6-8: Contador sncrono de 4 bits.

16
ELECTRNICA
DIGITAL
Captulo 6

Ya que los pulsos de entrada se aplican a todos los Flip-Flops debe
utilizase algn medio para controlar cuando un Flip-Flops se dispare o
permanezca inalterado por un pulso de reloj:
Las entradas CLK de todos lo Flip-Flops estn conectadas entre s
de modo que la seal de entrada de reloj se aplica
simultneamente en todos lo Flip-Flops.
Solo el Flip-Flop A, que es el LSB, tiene entradas J y K que estn
permanentemente en el nivel ALTO. Las entradas J y K de los
dems Flip-Flops son excitadas por alguna combinacin de las
salidas de los propios Flip-Flops.
El contador sncrono requiere de ms circuitera que un contador
asncrono.
17
ELECTRNICA
DIGITAL
Captulo 6

Existen muchos contadores sncronos en CI (circuitos integrados).
Algunos de los ms comunes son los siguientes:
El 74LS160 y 74LS162; contadores sncronos de dcadas.
El 74LS161 y 74LS163; contadores sncronos binarios de 4 bits.
Acarreo
Salidas
Hab. Carga
Vcc
CO
QA
QB
QC
QD
ET
16
15
14
13
12
11
10
CO
QA
QB
QC
QD
ET
CLEAR
CLK
74LS160, 74LS161,
74LS162 y 74LS163
A
LOAD
EP
CLR
CLK
EP
GND
Borrar Reloj
Entrada de Datos
Hab.
FIGURA 6-9: Diagrama de pines de los contadores sncronos de dcadas y binarios.

18
ELECTRNICA
DIGITAL
Captulo 6

CONTADORES SNCRONOS ASCENDENTES/DESCENDENTES
Los contadores sncronos ascendentes/descendentes, utilizan dos
entradas de control denominadas CONTEO ASCENDENTE y CONTEO
DESCENDENTE activas en ALTO (en algunos CI esta entrada es nica; 1
para contar en forma ascendente y 0 para contar en forma descendente):
Cuando se aplica los pulsos de reloj en la entrada de control

CONTEO ASCENDENTE, de un contador binario de 4 bits, el
contador contar desde 0000 hasta 1111.
En el otro caso, cuando se aplica los pulsos de reloj en la entrada

de control CONTEO DESCENDENTE, el contador contar desde
1111 hasta 0000.
19
ELECTRNICA
DIGITAL
Captulo 6

Existen varios CIs contadores sncronos ascendentes/descendentes;
entre estos tenemos los CI 74LS190, 74LS191, 74LS192 y 74LS193.
El CI 74LS190 es un contador sncrono de dcadas con una
entrada de control ascendente/ descendente.
El CI 74LS191 es un contador sncrono binario de 4 bits con una
entrada de control ascendente/ descendente.
El CI 74LS192 es un contador sncrono de dcadas con dos
entradas de control, una para el conteo ascendente y la otra para el
conteo descendente.
El CI 74LS193 es un contador sncrono binario de 4 bits con dos
entradas de control, una para el conteo ascendente y la otra para el
conteo descendente.
20
10
ELECTRNICA
DIGITAL
Captulo 6

Entradas
Vcc
CLK
16
15
14
Salidas
Entradas
RIPPLE MAX/
MIN LOAD
CLK
13
12
11
CLK RIPPLE MAX/ LOAD

CLK
MIN
Vcc
10
16
74LS190 y 74LS191
QB
QA
QB
QA
Entrada
Salidas
DN/UP
Entradas
A
15
CLR
14
LOAD
11
C
10
CLR
Bent
Csal
LOAD
QD
QB
QA
QD
GND
QB
QA
Salidas
Entrada
Salidas
COUNT COUNT
DOWN
UP
Count Count
DOWN UP
Entradas
QC
D
9
74LS192 y 74LS193
QC
Entradas
Entradas
Csal
12
5
6
DOWN/ QC
UP
(a) Contadores Sncronos Ascendentes/Descendentes

con una nica Entrad a de Control de conteo (pin 5).
Salidas
Bent
13
QD
QC
QD
GND
Salidas
(b) Contadores Sncronos Ascendentes/Descendentes

con Entradas de Control por separado (p in 4 y 5).
FIGURA 6-10: Diagrama de pines de los contadores sncronos ascendente/descendentes.
21
ELECTRNICA
DIGITAL
Captulo 6

CONTADORES SNCRONOS PREESTABLECIBLES
Muchos contadores sncronos (paralelos) que estn disponibles en CI,
estn diseados para ser preestablecibles; en otras palabras, se pueden
prefijar en cualquier valor inicial de conteo.
Existen dos forma de preestablecer al contador:
Forma asncrona (independiente de la seal de reloj).
Forma sncrona (durante la transicin activa de la seal de reloj).
Esta operacin de preestablecido tambin se conoce como carga del
contador.
22
11
ELECTRNICA
DIGITAL
Captulo 6

CONTADORES SNCRONOS PREESTABLECIBLES
Preestablecimiento Asncrono: El preestablecimiento asncrono se
emplea en varios contadores en CI, tales como los 74LS190, 74LS191,
74LS192 y 74LS193.
Preestablecimiento Sncrono: Muchos contadores sncronos paralelos
de CI emplean el preestablecimiento sncrono con la que el contador es
preestablecido durante la misma transicin activa de la seal de reloj que
se emplea para el conteo. Los CIs que incluyen preiniciacin sncrona son
los 74LS160, 74LS161, 74LS162 y 74LS163.
23
ELECTRNICA
DIGITAL
Captulo 6
En el procesamiento digital de datos se necesita con frecuencia retener
los datos en ciertas ubicaciones intermedias del almacenamiento
temporal, con el objeto de realizar algunas manipulaciones especificas,
despus de las cuales los datos modificados se pueden enviar a otra
localizacin similar.
Los dispositivos digitales donde se tiene este almacenamiento temporal
se conocen como registros de corrimiento o registros de
desplazamiento. Dado que la memoria y el desplazamiento de
informacin son sus caractersticas bsicas, los registros son circuitos
secuenciales constituidos por Flip-Flops, donde cada uno de ellos maneja
un bit de la palabra binaria.
24
12
ELECTRNICA
DIGITAL
Captulo 6
TIPOS DE REGISTROS
Por lo general se da el calificativo de registro a un conjunto de 8 o ms
Flip-Flops. Muchos registros usan Flip-Flops tipo D aunque tambin es
comn el uso de Flip-Flops JK. Son muy populares los de 8 bits, ya que
en los computadores con frecuencia manipulan bytes de informacin.
Entre los tipos de registros tenemos:
Entrada en paralelo salida en paralelo.
Entrada serial salida serial.
Entrada en paralelo salida serial.
Entrada serial salida en paralelo.
Corrimiento bidireccional.
25
ELECTRNICA
DIGITAL
Captulo 6
TIPOS DE REGISTROS
Entrada
Serial
D7
D6
D5
D4
D3
D2
Entrada Paralela
D1
D0
Salida
Serial
D7
D6
D5
D4
D3
D2
D1
D0
a) Registro de entrada serial - salida serial

Salida Paralela
b) Registro de entrada paralela - salida paralela
Entrada Paralela
D7
D6
D5
D4
D3
D2
D1
D0
Salida
Serial
Entrada
Serial
D7
D6
D5
D4
D3
D2
D1
D0
c) Registro de entrada paralela - salida serial

Salida Paralela
d) Registro de entrada serial - salida paralela

D7
D6
D5
D4
D3
D2
D1
D0
e) Registro de desplazamiento bidireccional
FIGURA 6-11: Diagrama de bloques de los tipos de registros.
26
13
ELECTRNICA
DIGITAL
Captulo 6
Entrada paralela salida paralela6.4

Para este tipo de registro, la data aparece en las salidas paralelas,
simultneamente con la entrada. A continuacin se muestra un registro de
entrada paralela - salida paralela de 4 bits con Flip-Flops tipo D.
FIGURA 6-12: Registro de 4 Bits de Entrada Paralela - Salida Paralela.
27
ELECTRNICA
DIGITAL
Captulo 6

Las entradas paralelas se indican como D (D3, D2, D1, D0) y las salidas
paralelas como Q (Q3, Q2, Q1, Q0). Luego de que se aplica el pulso de
reloj, toda la data aplicada en las entradas D, aparece simultneamente
en la correspondiente salida Q.
Los circuitos integrados que contienen registros de entrada paralela/salida
paralela son los siguiente:
El 74LS174, registro de entrada paralela/salida paralela de 6 Bits.

28
14
ELECTRNICA
DIGITAL
Captulo 6

Vcc
Vcc
Vcc
16
16
16
6Q
6Q
6Q
15
15
15
6D
6D
6D
14
14
14
5D
5D
5D
13
13
13
5Q
5Q
5Q
12
12
12
4Q
4Q
4Q
11
11
11
4D
4D
4D
10
10
10
CLK
CLK
CLK
9
99
Vcc
Vcc
Vcc
16
16
16
4Q
4Q
4Q
15
15
15
4Q
4Q
4Q
14
14
14
4D
3D
4D
4D
13
13
13
3D
3D
12
12
12
3Q
3Q
3Q
11
11
11
3Q
3Q
3Q
10
10
10
6Q 6D
6Q 6D
6D
6Q
CLK
CLK
CLK
5D 5Q
5D 5Q
5Q
5D
CLK
CLK
CLK
4D 4Q
4D 4Q
4Q
4D
CLK
CLK
CLK
4Q 4Q
4Q
4Q
4Q
CLK 4Q
4D
CLK
CLK
4D
4D
3Q 3Q
3Q CLK
3Q
3Q
3Q
3D
CLK
CLK
3D
3D
CLK
CLK
CLK
1Q 1D
1Q 1D
1D
1Q
CLK
CLK
CLK
2D 2Q
2D 2Q
2Q
2D
CLK
CLK
CLK
3D 3Q
3D 3Q
3Q
3D
CLK 1D
1D
1D
CLK
CLK
1Q 1Q
1Q 1Q
1Q
1Q
2D CLK
2D CLK
2D
2QCLK
2Q
2Q 2Q
2Q
2Q
11
CLR
CLR
CLR
22
1Q
1Q
1Q
33
1D
1D
1D
44
2D
2D
2D
55
2Q
2Q
2Q
66
3Q
3Q
3Q
77
3D
3D
3D
1
11
CLR
CLR
CLR
8
88
(a) CI 74LS174 Registro de entrada

(a) CI
CI 74LS174
74LS174
Registro
de con
entrada
(a)
Registro
de
entrada
Paralela/Salida
Paralela
de 6 Bits
CLEAR.
Paralela/Salida Paralela
Paralela de
de 66 Bits
Bits con
con CLEAR.
CLEAR.
Paralela/Salida
Vcc
Vcc
Vcc
20
20
20
8Q
8Q
8Q
19
19
19
8D
8D
8D
18
18
18
2
22
1Q
1Q
1Q
3
33
1Q
1Q
1Q
CLK
CLK
CLK
9
99
44
1D
1D
1D
55
2D
2D
2D
66
2Q
2Q
2Q
77
2Q
2Q
2Q
88
GND
GND
GND
(b) CI 74LS175 Registro de entrada Paralela/Salida

(b)
CI 74LS175
74LS175
Registro
de entrada
entrada
Paralela/Salida
(b)
CI
Registro
de
Paralela/Salida
Paralela
de 4 Bits
con CLEAR
y Salidas
Negadas.
Paralela de
de 44 Bits
Bits con
con CLEAR
CLEAR yy Salidas
Salidas Negadas.
Negadas.
Paralela
7D
7D
7D
17
17
17
7Q
7Q
7Q
16
16
16
6Q
6Q
6Q
15
15
15
6D
6D
6D
14
14
14
5D
5D
5D
13
13
13
5Q
5Q
5Q
12
12
12
8Q 8D
8Q 8D
8D
8Q
CLK
CLK
CLK
7D 7Q
7D 7Q
7Q
7D
CLK
CLK
CLK
6Q 6D
6Q 6D
6D
6Q
CLK
CLK
CLK
5D 5Q
5D 5Q
5Q
5D
CLK
CLK
CLK
CLK
CLK
CLK
1Q 1D
1Q 1D
1D
1Q
CLK
CLK
CLK
2D 2Q
2D 2Q
2Q
2D
CLK
CLK
CLK
3Q 3D
3Q 3D
3D
3Q
CLK
CLK
CLK
4D 4Q
4D 4Q
4Q
4D
CLK
CLK
CLK
11
11
11
10
11
G
G
G
22
1Q
1Q
1Q
33
1D
1D
1D
44
2D
2D
2D
55
2Q
2Q
2Q
66
3Q
3Q
3Q
77
3D
3D
3D
88
4D
4D
4D
99
4Q
4Q
4Q
10
10
GND
GND
GND
(c) CI 74LS374 Registro de entrada Paralela/Salida Paralela

(c)de
CI874LS374
74LS374
Registro de
de entrada
entrada
Paralela/Salida
Paralela
(c)
CI
Registro
Paralela/Salida
Paralela
Bits con HABILITACIN
y Salidas
de Tres Estados.
de 88 Bits
Bits con
con HABILITACIN
HABILITACIN yy Salidas
Salidas de
de Tres
Tres Estados.
Estados.
de
FIGURA 6-13: CIs con Registros de Entrada Paralela/Salida Paralela.

29
ELECTRNICA
DIGITAL
Captulo 6
Entrada serial salida serial6.5

Puede construirse un registro de desplazamiento de cuatro bits utilizando
cuatro Flip-Flops tipo D como se muestra a continuacin.
FIGURA 6-14: Registro de 4 Bits de Entrada Serial - Salida Serial.
30
15
ELECTRNICA
DIGITAL
Captulo 6

La operacin del circuito es la siguiente:
Primero se limpia el registro, forzando las cuatro salidas a cero.

Luego se aplica la data de entrada secuencialmente en la entrada
D del primer Flip-Flops a la izquierda (FF3).
En cada pulso de reloj, se transmite un bit de izquierda a derecha.
Si asumimos un dato que sea por ejemplo 1001.
El bit menos significativo del dato debe ser desplazado a travs del
registro desde FF3 hasta el FF0.
31
ELECTRNICA
DIGITAL
Captulo 6

Para obtener la data desde el registro esta debe ser extrada en forma
serial. Puede hacerse de dos formas:
De manera destructiva, en la que la data original se pierde al final

del ciclo de lectura, y todos los Flip-Flops que componen el registro
son puestos en cero.
De manera no destructiva, en la que se evita la perdida del dato.

Para esto se realiza un arreglo de compuertas como se muestra,
de manera que la data que vaya saliendo vuela a entrar al registro.
32
16
ELECTRNICA
DIGITAL
Captulo 6

La data se carga al registro cuando la seal de control R/W
(READ/WRITE) est en ALTO (ESCRIBIR). La data se desplaza hacia
afuera cuando la seal de control R/W est en BAJO (LEER).
FIGURA 6-15: Diagrama lgico del proceso de lectura no destructivo.
33
ELECTRNICA
DIGITAL
Captulo 6

Este tipo de registro tambin lo tenemos como un circuito integrado y se
conoce como el 74LS165, registro de 8 bits. Cabe resaltar que este CI en
realidad tiene los dos tipos de entrada (paralela y serial).
CLK Inh.
Entradas Paralelas
Ent. Salida
Vcc
CO
DS
QH
16
15
14
13
12
11
10
CLOCK
INHIBIT
DS
QH
74LS165
LOAD
CLK
QH
PL
CLK
Q H
GND
Carga Reloj
Entradas Paralelas
Salida
FIGURA 6-16: 74LS165 Registro de 8 Bits de Entrada Paralela/Serial - Salida Serial.
34
17
ELECTRNICA
DIGITAL
Captulo 6
Entrada paralela salida serial6.6

A continuacin se muestra un registro de desplazamiento con entrada
paralela y salida serial. El circuito utiliza Flip-Flops tipo D y un arreglo de
compuertas NAND para la entrada de datos al registro (escritura).
FIGURA 6-17: Registro de 4 Bits de Entrada Paralela/Salida Serial.

35
ELECTRNICA
DIGITAL
Captulo 6

La operacin del circuito es la siguiente:
D3, D2, D1 y D0 son las entradas en paralelo, donde D3 es el bit
mas significativo y D0 el menos significativo.
Para escribir los datos, la lnea de control WRITE/SHIFT se coloca
en BAJO (0 voltios) y la data se introduce con un pulso de reloj.
La data se desplaza cuando la lnea de control se coloca en ALTO
(5 voltios).
El registro realiza un desplazamiento hacia la derecha cuando se
aplica el pulso de reloj.
36
18
ELECTRNICA
DIGITAL
Captulo 6

El 74LS165, es un registro de 8 bits de entrada paralela - salida serial.
Cabe resaltar que este tipo de registro tambin cuenta con una entrada
serial. Para poder realizar la carga paralela de los datos al registro, se
necesita una entrada de control a la cual se la etiqueta como PL
(WRITE/SHIFT).
CLK Inh.
Entradas Paralelas
Ent. Salida
Vcc
CO
DS
QH
16
15
14
13
12
11
10
CLOCK
INHIBIT
DS
74LS165
LOAD
CLK
QH
QH
PL
CLK
Q H
GND
Carga Reloj
Entradas Paralelas
Salida
FIGURA 6-18: 74LS165 Registro de 8 Bits de Entrada Paralela/Serial - Salida Serial.

37
ELECTRNICA
DIGITAL
Captulo 6
Entrada serial salida paralela6.7

Para este tipo de registro la data se introduce en forma serial. Una vez
almacenada, cada bit aparece en su salida correspondiente, y todos los
bits estn disponibles simultneamente. A continuacin se muestra un
registro de desplazamiento de 4 bits con esta configuracin.
FIGURA 6-19: Registro de 4 Bits de Entrada Serial - Salida Paralelo.

38
19
ELECTRNICA
DIGITAL
Captulo 6
Entrada serial salida paralela6.7

El 74LS164, es un registro de corrimiento de 8 bits. Cabe resaltar que
este tipo de registro cuenta con dos entradas seriales, etiquetadas con las
letras A y B, una entrada de para borrar el contenido del registros
etiquetada como CLR y la entrada de reloj CLK.
Salidas Paralelas
Entradas
Vcc
QH
QG
QF
QE
CLR
CLk
14
13
12
11
10
QH
QG
QF
QE
CLEAR
QA
QC
QD
74LS164
QB
CLK
QA
QB
QC
QD
GND
Salidas Paralelas
Entradas
FIGURA 6-20: 74LS164 Registro de 8 Bits de Entrada Serial - Salida Paralela.

39
ELECTRNICA
DIGITAL
Captulo 6

Los registros discutidos hasta ahora realizaban desplazamiento hacia la
derecha. (Cada vez que se desplaza un bit hacia la derecha implica una
divisin entre dos del numero binario).
Entrada
Serial
D7
D6
D5
D4
D3
D2
D1
D0
Salida
Serial
Divisin 2
Desplazamiento a la derecha
FIGURA 6-21: Corrimiento hacia la derecha. Divisin entre 2.
40
20
ELECTRNICA
DIGITAL
Captulo 6

Si la operacin se invierte, (desplazamiento hacia la izquierda). El efecto
es que a cada desplazamiento de un bit hacia la izquierda se realiza una
multiplicacin por dos del numero binario.
Salida
Serial
D7
D6
D5
D4
D3
D2
D1
D0
Entrada
Serial
Multiplicacin x 2
Desplazamiento a la izquierda
FIGURA 6-22: Corrimiento hacia la izquierda. Multiplicacin por 2.
Con un arreglo adecuado de compuertas NAND se pueden realizar

ambas operaciones. A este tipo de registro se le denomina registro de
corrimiento bidireccional.
41
ELECTRNICA
DIGITAL
Captulo 6

El arreglo de compuertas NAND selecciona la entrada de dados del FlipFlop adyacente bien sea a la derecha o a la izquierda, dependiendo de la
lnea de control LEFT/RIGHT.
FIGURA 6-23: Registro de Corrimiento Bidireccional de 4 Bits.

42
21
ELECTRNICA
DIGITAL
Captulo 6

El 74LS194, es un registro de corrimiento bidireccional de 4 bits. Este
registro cuenta con dos entradas seriales, una para el corrimiento hacia la
derecha, etiquetada como R, la otra para el corrimiento hacia la izquierda,
etiquetada como L. Cuenta tambin con una entrada de para borrar el
contenido del registros, etiquetada como CLR, y la entrada de reloj CLK.
Entradas Paralelas
Entradas
Vcc
QA
QB
QC
QD
CLK
S1
S0
16
15
14
13
12
11
10
QA
QB
QC
QD
CLOCK
S1
74LS194
CLEAR
S0
CLR
GND
Borrar Ent.
Entradas Paralelas
Ent.
FIGURA 6-24: 74LS194 Registro de Corrimiento Bidireccional de 4 Bits.

43
ELECTRNICA
DIGITAL
Captulo 6
Registro buffer6.9
Existen circuitos integrados con compuestas buffer arregladas de tal
manera que permiten la transmisin de datos ya sea en un sentido o en
ambos sentidos, mediante una respectiva entrada de control.
APLICACIONES:
Un buffer triestado se utiliza para conectar varias cosas a un mismo bus.
Ejemplo: 3 dispositivos conectados a un bus, no pueden estar
transmitiendo los tres a la vez. Mientras uno utiliza el bus transmitiendo
los datos (1s y 0s, dos estados) los otros dos deben estar en alta
impedancia (3er estado).
44
22
ELECTRNICA
DIGITAL
Captulo 6
Registro buffer6.9
Uno de los circuitos integrados que contienen bus buffer es el siguiente:
Vcc
2G
1YA
2D
1YB
2C
1YC
2B
1YD
2A
20
19
18
17
16
15
14
13
12
11
10
1G
1A
2YD
1B
2YC
1C
2YB
1D
2YA
GND
(a) CI 74LS244 Bus Buffer de 8 Bits con dos entradas de

HABILITACIN, una para cada 4 Buffers.
FIGURA 6-25: El 74LS244, buffer octal con dos entradas de habilitacin, una para cada cuatro
G
1B
2B
3B
4B
5B
Vcc
6B
7B
8B
buffers.
20
19
18
17
16
15
14
13
12
11
45
10
DIR
1A
2A
3A
4A
5A
6A
7A
8A
GND
(b) CI 74LS245 Bus Buffer Bidireccional de 8 Bits con una

entrada de HABILITACIN y una entrada de DIRECCIN.
ELECTRNICA
2G
1Y
2D
Vcc
DIGITAL20 19 18 17
A
1YB
2C
1YC
2B
1YD
2A
16
15
14
13
12
11
Captulo 6
Registro buffer6.9
Otro de los circuitos integrados
que
contienen
bus
buffer es el siguiente:
1
2
3
4
5
6
7
8
9
10
1G
1A
2YD
1B
2YC
1C
2YB
1D
2YA
GND
(a) CI 74LS244 Bus Buffer de 8 Bits con dos entradas de

HABILITACIN, una para cada 4 Buffers.
Vcc
1B
2B
3B
4B
5B
6B
7B
8B
20
19
18
17
16
15
14
13
12
11
10
DIR
1A
2A
3A
4A
5A
6A
7A
8A
GND
(b) CI 74LS245 Bus Buffer Bidireccional de 8 Bits con una

entrada de HABILITACIN y una entrada de DIRECCIN.
FIGURA 6-26: El 74LS245, buffer octal bidireccional con una entrada de habilitacin y una entrada
de control de direccin, ya sea de A hacia B o de B hacia A.
46
23
ELECTRNICA
DIGITAL
Captulo 6
Registro buffer6.9
Modo de operacin del 74LS244:
ENTRADA
SALIDA
ENTRADA
SALIDA
G1
1A
1Y
G2
2A
2Y
0: Nivel lgico BAJO

1: Nivel lgico ALTO
X: Valor lgico INDIFERENTE
Z: Alta impedancia, CIRCUITO ABIERTO
(a) Diagrama del 74LS244.
(b) Tabla de operacin del 74LS244.
FIGURA 6-27: El 74LS245, buffer octal bidireccional con una entrada de habilitacin y una entrada
de control de direccin, ya sea de A hacia B o de B hacia A.
47
ELECTRNICA
DIGITAL
Captulo 6
GRACIAS

bady.cruz@upnorte.edu.pe
bady_ecd27@hotmail.com
48
24

Electronica Digital - Contadores y Registro

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Electronica Digital - Contadores y Registro

Cargado por

Copyright:

Formatos disponibles

ELECTRNICA DIGITAL

Ing. Bady Elder Cruz Daz

Ing. Bady Elder Cruz Daz

Los Flip-Flops pueden utilizarse para construir circuitos secuenciales

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

donde n es el nmero de Flip-Flops que componen el contador.

Contadores asncronos (de Rizo)6.1

FIGURA 6-1: Contador asncrono (o de rizo) ascendente de 3 bits.

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

FIGURA 6-3: Cuenta descendente del contador asncrono.

Contadores asncronos (de Rizo)6.1

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

Todas las entradas J, K se

Salidas Asncronas del Contador

FIGURA 6-6: Diagrama lgico para el CI contador asncrono 74LS293.

Contadores asncronos (de Rizo)6.1

El 74LS293 tiene cuatro Flip-Flop JK con salidas QA, QB, QC y QD,

Cada Flip-Flop tiene una entrada CLK. Se puede tener acceso

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

Cada Flip-Flop tiene una entrada asncrona BORRAR (CLR). stas

Las salidas QB, QC y QD ya estn conectados como un contador de

Ing. Bady Elder Cruz Daz

Contadores asncronos (de Rizo)6.1

MR1 CLKB CLKA

a) Smbolo lgico del 74LS293.

b) Diagrama de pines del 74LS293.

FIGURA 6-7: Smbolo lgico y diagrama de pines del 74LS293.

Ing. Bady Elder Cruz Daz

Contadores sncronos (Paralelos)6.2

Salidas Sncronas del Contador

FIGURA 6-8: Contador sncrono de 4 bits.

Contadores sncronos (Paralelos)6.2

Ing. Bady Elder Cruz Daz

Contadores sncronos (Paralelos)6.2

FIGURA 6-9: Diagrama de pines de los contadores sncronos de dcadas y binarios.

Contadores sncronos (Paralelos)6.2

Cuando se aplica los pulsos de reloj en la entrada de control

En el otro caso, cuando se aplica los pulsos de reloj en la entrada

Ing. Bady Elder Cruz Daz

Contadores sncronos (Paralelos)6.2

Contadores sncronos (Paralelos)6.2

CLK RIPPLE MAX/ LOAD

(a) Contadores Sncronos Ascendentes/Descendentes

(b) Contadores Sncronos Ascendentes/Descendentes

FIGURA 6-10: Diagrama de pines de los contadores sncronos ascendente/descendentes.

Ing. Bady Elder Cruz Daz

Contadores sncronos (Paralelos)6.2

Ing. Bady Elder Cruz Daz

Contadores sncronos (Paralelos)6.2

Ing. Bady Elder Cruz Daz

Ing. Bady Elder Cruz Daz