Principios Elctricos

Y Aplicaciones
Digitales

Unidad #4
= Lenguajes HDL =

Alumno: Luis Gregorio Torres Zamora

N Control: 1401F0013 Maestro: Jos Paulino

Ramrez Jurez
Dispositivos Lgicos Programables
Qu es la lgica programable?
La lgica programable, como el nombre implica, es una familia de
componentes que contienen conjuntos de elementos lgicos (AND, OR, NOT,
LATCH, FLIP-FLOP) que pueden configurarse en cualquier funcin lgica que el
usuario desee y que el componente soporte. Hay varias clases de dispositivos
lgicos programables: ASICs, FPGAs, PLAs, PROMs, PALs, GALs, y PLDs
complejos.
ASIC
ASIC significa Circuitos Integrados de Aplicacin Especfica y son dispositivos
definibles por el usuario. Los ASICs, al contrario que otros dispositivos, pueden
contener funciones analgicas, digitales, y combinaciones de ambas. En
general, son programables mediante mscara y no programables por el
usuario. Esto significa que los fabricantes configurarn el dispositivo segn las
especificaciones del usuario. Se usan para combinar una gran cantidad de
funciones lgicas en un dispositivo. Sin embargo, estos dispositivos tienen un
costo inicial alto, por lo tanto se usan principalmente cuando es necesario una
gran cantidad.
Estructura bsica de un PLD
Un dispositivo programable por el usuario es aquel que contiene una
arquitectura general pre-definida en la que el usuario puede programar el
diseo final del dispositivo empleando un conjunto de herramientas de
desarrollo. Las arquitecturas generales pueden variar pero normalmente
consisten en una o ms matrices de puertas AND y OR para implementar
funciones lgicas. Muchos dispositivos tambin contienen combinaciones de
flip-flops y latches que pueden usarse como elementos de almacenaje para
entrada y salida de un dispositivo. Los dispositivos ms complejos contienen
macroclulas. Las macroclulas permite al usuario configurar el tipo de
entradas y salidas necesarias en el diseo
PROM

Las PROM son memorias programables de slo lectura. Aunque el nombre no

implica la lgica programable, las PROM, son de hecho lgicas. La arquitectura
de la mayora de las PROM consiste generalmente en un nmero fijo de
trminos AND que alimenta una matriz programable OR. Se usan
principalmente para decodificar las combinaciones de entrada en funciones de
salida.
PAL

Las PAL son dispositivos de matriz programable. La arquitectura interna

consiste en trminos AND programables que alimentan trminos OR fijos. Todas
las entradas a la matriz pueden ser combinadas mediante AND entre si, pero
los trminos AND especficos se dedican a trminos OR especficos. Las PAL
tienen una arquitectura muy popular y son probablemente el tipo de dispositivo
programable por usuario ms empleado. Si un dispositivo contiene
macroclulas, comnmente tendr una arquitectura PAL. Las macroclulas
tpicas pueden programarse como entradas, salidas, o entrada/salida (e/s)
usando una habilitacin tri-estado. Normalmente tienen registros de salida que
pueden usarse o no conjuntamente con el pin de e/s asociado. Otras

macroclulas tiene ms de un registro, varios tipos de retroalimentacin en las

matrices, y ocasionalmente realimentacin entre macroclulas.
GAL
Las GAL son dispositivos de matriz lgica genrica. Estn diseados para
emular muchas PAL pensadas para el uso de macroclulas. Si un usuario tiene
un diseo que se implementa usando varias PAL comunes, puede configurar
varias de las mismas GAL para emular cada de uno de los otros dispositivos.
Esto reducir el nmero de dispositivos diferentes en existencia y aumenta la
cantidad comprada. Comnmente, una cantidad grande del mismo dispositivo
debera rebajar el costo individual del dispositivo. Estos dispositivos tambin
son elctricamente borrables, lo que los hace muy tiles para los ingenieros de
diseo.

PLA

Las PLA son matrices lgicas programables. Estos dispositivos contienen ambos
trminos AND y OR programables lo que permite a cualquier trmino AND
alimentar cualquier trmino OR. Las PLA probablemente tienen la mayor
flexibilidad frente a otros dispositivos con respecto a la lgica funcional.
Normalmente poseen realimentacin desde la matriz OR hacia la matriz AND
que puede usarse para implementar mquinas de estado asncronas. La
mayora de las mquinas de estado, sin embargo, se implementan como
mquinas sincrnas. Con esta perspectiva, los fabricantes crearon un tipo de
PLA denominado Secuencial (Sequencer) que posee registros de realimentacin
desde la salida de la matriz OR hacia la matriz AND.
PLDs complejos

Los PLDs complejos son lo que el nombre implica, Dispositivos Complejos de

Lgica Programable. Se consideran PAL muy grandes que tienen algunas
caractersticas de las PLA. La arquitectura bsica es muy parecida a la PAL con
la capacidad para aumentar la cantidad de trminos AND para cualquier
trmino OR fijo. Esto se puede realizar quitando trminos AND adyacentes o
empleando trminos AND desde una matriz expandida. Esto permite que
cualquier diseo pueda ser implementado dentro de estos dispositivos.
FPGA

Las FPGA son Campos de Matrices de Puertas Programables. Simplemente son

matrices de puertas elctricamente programables que contienen mltiples
niveles de lgica. Las FPGA se caracterizan por altas densidades de puerta, alto
rendimiento, un nmero grande de entradas y salidas definibles por el usuario,
un esquema de interconexin flexible, y un entorno de diseo similar al de
matriz de puertas. No estn limitadas a la tpica matriz AND-OR. Por contra,
contienen una matriz interna configurable de relojes lgicos (CLBs) y un anillo
de circunvalacin de bloques de e/s (IOBs).
Cada CLB contiene lgica programable combinacional y registros de
almacenamiento. La seccin de lgica combinacional es capaz de implementar
cualquier funcin booleana de sus variables de entrada.
Cada IOB puede programarse independientemente para ser una entrada, y
salida con control tri-estado o un pin bidireccional. Tambin contiene flip-flops
que pueden usarse como buffers de entrada y salida. Los recursos de
interconexin son una red de lneas que corren horizontalmente y
verticalmente las filas y columnas entre el CLBS.
Los interruptores programables conectan las entradas y salidas de IOBS y CLBS
a lneas cercanas. Las lneas largas recorren la anchura o longitud entera del
dispositivo, estableciendo intercambios para proporcionar una distribucin de
seales crticas con la mnima demora o distorsin.
Los diseadores que usan FPGAs pueden definir funciones lgicas en un
circuito y revisar estas funciones como sea necesario. As, las FPGAs pueden

disearse y verificarse en unos das, a diferencia de las varias semanas

necesarias para las matrices de puerta programables.

Pasos Para El Diseo De PLDs

El proceso de diseo lgico con PLDs se resume en tres grandes etapas :
1. Diseo lgico.
2. Implementacin del diseo.
3. Verificacin del diseo.
Dentro de la primera etapa, los pasos involucrados son los mismos que en
cualquier diseo digital, combinatorio o secuencial, y se pueden subdividir en
los pasos siguientes:

Definir el problema.
Generar un diagrama a bloques.
Obtener tabla de verdad.
Derivar ecuaciones lgicas que describen la operacin del diseo.

La implementacin del diseo consiste en seleccionar y usar las herramientas,

tanto de hardware y software, necesarias para la traduccin de los resultados a
un mapa de fusibles para la programacin del chip. Esta fase consiste en :

Seleccin del PLD.

Hacer archivo de ecuaciones correr software, como por ejemplo el opal

(national), para generar archivo mapa de fusibles.
Configurar programador universal.
Programar chip.

La etapa final consiste en la verificacin del diseo en la cual la correcta

programacin del PLD es comprobada, por medio de tcnicas de simulacin.
Los pasos de la verificacin son :

Generacin de vectores de prueba.

Simulacin del funcionamiento del PLD en la computadora.
Prueba funcional del dispositivo.
Documentacin del diseo.