Tema 2. MSP430 PDF

Universidad de Mlaga
Departamento de Tecnologa Electrnica
Grado en Tecnologas de Telecomunicacin
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014
T2.1
ndice
1. Introduccin
2. Familia MSP430
5. CPU
2.1. Comparativa de
microcontroladores
2.2. Subfamilia G2xx
3. Arquitectura
3.1. Diagrama de bloques
3.2. Perifricos
4. Mapa de memoria
4.1. Zonas de memoria
4.2. Organizacin de la
memoria
5.1. Registros
5.1.1. Especficos
5.1.2. Propsito general
5.2. Modos de
direccionamiento
5.3. Instrucciones
5.3.1. Formato
5.3.2. Tamao y tiempo de
ejecucin
5.3.3. Codificacin
a) Formato I
b) Formato II
c) Formato III
d) Ejemplo
5.3.4. Descripcin
a) Aritmticas
b) Lgicas
c) Bit
d) Datos
e) Control de flujo
f) Sistema
T2.2
ndice
1. Introduccin
2. Familia MSP430
5. CPU
2.1. Comparativa de
microcontroladores
3. Arquitectura
3.2. Perifricos
4. Mapa de memoria
memoria
5.1. Registros
5.1.1. Especficos
5.2. Modos de
direccionamiento
5.3. Instrucciones
5.3.1. Formato
ejecucin
5.3.3. Codificacin
a) Formato I
b) Formato II
c) Formato III
d) Ejemplo
5.3.4. Descripcin
a) Aritmticas
b) Lgicas
c) Bit
d) Datos
e) Control de flujo
f) Sistema
T2.3
1. Introduccin
1. Introduccin
Microcontroladores comerciales: amplio abanico de posibilidades:
Elevado nmero de fabricantes
Cada fabricante proporciona distintas familias (sistemas que comparten la
misma filosofa de diseo: bajo consumo, alto rendimiento, bajo coste)
Cada familia ofrece distintas subfamilias (dispositivos que comparten la misma
arquitectura de diseo: tensiones de alimentacin, frecuencias de operacin,
tipos de memoria)
Cada subfamilia contiene distintos dispositivos (cada uno con unas
caractersticas propias: tamao de la memoria, perifricos disponibles, tipos de
encapsulados)
Eleccin: es fundamental elegir adecuadamente el microcontrolador a utilizar:
Consumo (sistemas portables)
Tamao de la memoria (cantidad de cdigo y/o datos)
Perifricos disponibles (funcionalidades de E/S necesarias)
Capacidad de proceso (instrucciones por segundo)
T2.4
1. Introduccin
Fabricante
Familia
Dispositivo
Subfamilia
T2.5
ndice
1. Introduccin
2. Familia MSP430
5. CPU
2.1. Comparativa de
microcontroladores
3. Arquitectura
3.2. Perifricos
4. Mapa de memoria
memoria
5.1. Registros
5.1.1. Especficos
5.2. Modos de
direccionamiento
5.3. Instrucciones
5.3.1. Formato
ejecucin
5.3.3. Codificacin
a) Formato I
b) Formato II
c) Formato III
d) Ejemplo
5.3.4. Descripcin
a) Aritmticas
b) Lgicas
c) Bit
d) Datos
e) Control de flujo
f) Sistema
T2.6
2. Familia MSP430
2. Familia MSP430
MSP430 Texas Instruments (http://www.ti.com)
Caractersticas:
Diseo optimizado para ultra bajo consumo: bajas tensiones de alimentacin
(0.9 V 3.6 V), distintos modos de bajo consumo y perifricos inteligentes
capaces de operar autnomamente idneo para sistemas portables
CPU con arquitectura Von Neumann y RISC de 16 bits: pocas instrucciones
pequeas y rpidas de ejecutar buena capacidad de proceso
Gran cantidad de perifricos de altas prestaciones: temporizadores,
comunicaciones, convertidores, controladores de LCDs amplio abanico de
aplicaciones
Facilidad de uso: sistema de depuracin integrado(1) y potentes entornos de
desarrollo IDE gratuitos reducido tiempo de diseo
Bajo coste: kits de desarrollo completos y numerosos microcontroladores a muy
bajo coste sistemas econmicos
(1) Sistema de depuracin basado en el interfaz de comunicacin JTAG, que permite el acceso a la CPU en tiempo real
para realizar la depuracin de cualquier aplicacin (detencin del programa, ejecucin paso a paso, puntos de ruptura,
exploracin de la memoria, visualizacin de los registros de la CPU y de los perifricos)
T2.7
2. Familia MSP430
Aplicaciones:
Instrumentacin porttil
Instrumentacin mdica
Instrumentacin de medida
Redes de sensores inalmbricos
Monitorizacin de seales
Recoleccin de datos
Dispositivos tctiles
Electrnica de consumo
T2.8
2. Familia MSP430 2.1. Comparativa de microcontroladores
2.1. Comparativa de microcontroladores

Subfamilias:
Subfamilia
Perifricos
T2.9
2. Familia MSP430 2.2. Subfamilia G2xx
Dispositivos
T2.10
ndice
1. Introduccin
2. Familia MSP430
5. CPU
2.1. Comparativa de
microcontroladores
3. Arquitectura
3.2. Perifricos
4. Mapa de memoria
memoria
5.1. Registros
5.1.1. Especficos
5.2. Modos de
direccionamiento
5.3. Instrucciones
5.3.1. Formato
ejecucin
5.3.3. Codificacin
a) Formato I
b) Formato II
c) Formato III
d) Ejemplo
5.3.4. Descripcin
a) Aritmticas
b) Lgicas
c) Bit
d) Datos
e) Control de flujo
f) Sistema
T2.11
3. Arquitectura
3. Arquitectura
MSP430G2533:
Von Neumann: utiliza la memoria para almacenar tanto el programa como los
datos
RISC de 16 bits: buses de datos y de direcciones de 16 bits:
Bus de datos de 16 bits longitud de palabra de 16 bits
Bus de direcciones de 16 bits capacidad de direccionamiento de 216
posiciones (216 = 65.536 = 64 KB)
Memoria
16 bits = 64 KB
Direcciones
Programa
Instrucciones Datos
Datos
CPU
16 bits
T2.12
3. Arquitectura 3.1. Diagrama de bloques

MSP430G2533:
Memoria
Mdulo auxiliar
de gestin
Perifricos
E/S
CPU
Buses
T2.13
3. Arquitectura 3.2. Perifricos
3.2. Perifricos
MSP430G2533:
Convertidor
Analgico/Digital
Puertos E/S
Comunicaciones
Supervisor de
Alimentacin
Watchdog
Temporizadores
T2.14
ndice
1. Introduccin
2. Familia MSP430
5. CPU
2.1. Comparativa de
microcontroladores
3. Arquitectura
3.2. Perifricos
4. Mapa de memoria
memoria
5.1. Registros
5.1.1. Especficos
5.2. Modos de
direccionamiento
5.3. Instrucciones
5.3.1. Formato
ejecucin
5.3.3. Codificacin
a) Formato I
b) Formato II
c) Formato III
d) Ejemplo
5.3.4. Descripcin
a) Aritmticas
b) Lgicas
c) Bit
d) Datos
e) Control de flujo
f) Sistema
T2.15
4. Mapa de memoria
4. Mapa de memoria
Definicin: esquema que representa la distribucin de las direcciones que
permiten seleccionar los distintos elementos del sistema:
Registros especiales de la CPU
Registros de configuracin de los perifricos E/S (Perifricos Mapeados en
Memoria se accede a ellos como a posiciones de memoria)
Memoria del sistema
Exclusividad: cada direccin se corresponde con un nico elemento del
sistema, y cada elemento del sistema posee una nica direccin
Niveles de descripcin: el mapa de memoria se puede representar en dos
niveles distintos:
Funcional: uso o funcionalidad que le asigna el sistema a cada direccin
(programa, datos, vectores de interrupcin)
Fsico: tipo de elemento que se encuentra ubicado en cada direccin
(Flash, RAM, perifricos E/S, registros especiales de la CPU)
Tamao: el mapa de memoria no tiene por qu cubrir la capacidad de
direccionamiento completa de la CPU (depende del tamao de la memoria
utilizada)
T2.16
Dependiente del dispositivo
4. Mapa de memoria
0xFFFF
0xFFC0
Fsico
Funcional
Flash
Vectores
Interrupcin
Flash
Cdigo
64 B
0xFFBF
16 KB
0xC000
NO UTILIZADA
MSP430x2xx Family User's Guide
0x10FF
0x1000
Flash
Informacin
Calibracin
256 B
64 KB
NO UTILIZADA
0x03FF
0x0200
RAM
Datos
512 B
0x01FF
0x0100
Perifricos 16 bits
256 B
0x00FF
0x0010
Perifricos 8 bits
240 B
0x000F
0x0000
Registros especiales
16 B
MSP430G2533
MSP430G2533 Datasheet
Microcontroladores - Grado en Ingeniera

Tecnologas
dede
Tecnologas
Telecomunicacin
de Telecomunicacin
- Curso 2013/2014
- Curso 2011/2012
T2.17
4. Mapa de memoria 4.1. Zonas de memoria

0xFFFF
0xFFC0
Flash
Vectores
Interrupcin
Flash
Cdigo
Destinada a ubicar el cdigo del programa (al ser memoria

Flash no voltil permanecen los datos almacenados, es decir,
el programa, aunque se interrumpa la alimentacin del
sistema). Tambin se puede utilizar para almacenar datos fijos
(constantes)
64 B
0xFFBF
16 KB
Informacin de calibracin del dispositivo generada durante

su fabricacin (no debe modificarse)
0xC000
Destinada a ubicar los datos del programa (al ser memoria

RAM voltil se eliminan los datos almacenados al interrumpir la
alimentacin del sistema)
NO UTILIZADA
0x10FF
0x1000
Flash
Informacin
Calibracin
256 B
NO UTILIZADA
0x03FF
0x0200
RAM
Datos
512 B
0x01FF
0x0100
Perifricos 16 bits
256 B
0x00FF
0x0010
Perifricos 8 bits
240 B
0x000F
0x0000
Registros especiales
16 B
64 KB
Configuracin de perifricos E/S de 16 bits (se deben realizar

accesos con palabras; si se realizan accesos con bytes, slo
se pueden direccionar posiciones pares, y el byte alto del
resultado es siempre 0)
Configuracin de perifricos E/S de 8 bits (se deben realizar
accesos con bytes ; si se realizan accesos con palabras, una
lectura proporciona resultados impredecibles en el contenido
del byte alto, y una escritura ignora el contenido del byte alto)
Registros especiales de la CPU (se deben realizar accesos
con bytes ; no se permite realizar accesos con palabras)
T2.18
4. Mapa de memoria 4.2. Organizacin de la memoria
4.2. Organizacin de la memoria

Tamao de los datos: aunque la longitud de la palabra es de 16 bits, la CPU
puede acceder a los datos como palabras (16 bits) o como bytes (8 bits)
Definiciones:
Al estar formada una palabra por 2 bytes, se denomina byte menos
significativo o LSB (Least Significant Byte) al byte de menor peso (ubicado
en la parte baja de la palabra), y byte ms significativo o MSB (Most
Significant Byte) al byte de mayor peso (ubicado en la parte alta de la
palabra)
MSB
1 0 1 1 1 0 0 0 0 0 0 1 1 0 1 0
LSB
Al estar formado un byte por 8 bits, se denomina bit menos significativo o

LSb (Least Significant bit) al bit de menor peso (ubicado en la parte baja
del byte), y bit ms significativo o MSb (Most Significant bit) al bit de mayor
peso (ubicado en la parte alta del byte)(1)
MSb
0 0 0 1 1 0 1 0
LSb
(1) Esta definicin no es correcta, pues se utiliza el trmino LSB para denotar tanto al byte menos significativo como al bit
menos significativo indistintamente, y se utiliza el trmino MSB para denotar tanto al byte ms significativo como al bit
ms significativo indistintamente. No obstante, se emplear esta notacin para evitar ambigedades
T2.19
Endianness: formato de almacenamiento en memoria de los datos que ocupan

ms de un byte (como por ejemplo una palabra):
Little endian: almacena en las direcciones menores de memoria el LSB y
en las direcciones mayores de memoria el MSB
Big endian: almacena en las direcciones menores de memoria el MSB y en
las direcciones mayores de memoria el LSB
MSB
1 0 1 1 1 0 0 0 0 0 0 1 1 0 1 0
LSB
0xB81A
0x0005
0x0005
0x0004
0x0004
0x0003
0xB8
MSB
0x0003
0x1A
LSB
0x0002
0x1A
LSB
0x0002
0xB8
MSB
0x0001
0x0001
0x0000
0x0000
Little endian
Big endian
T2.20
MSP430 Little endian

Acceso a bytes: los bytes se encuentran en cualquier direccin de memoria
(par o impar)
MSb
LSb
Byte de la direccin xxx9h

Little endian
T2.21
MSP430 Little endian

Acceso a palabras: las palabras se encuentran nicamente en direcciones
pares de memoria. En la direccin par de la palabra se encuentra el LSB, y en la
direccin impar inmediatamente superior se encuentra el MSB
MSb
LSb
MSB
Palabra de la direccin xxx8h
LSB
MSB
LSB
MSB
LSB
Little endian
T2.22
ndice
1. Introduccin
2. Familia MSP430
5. CPU
2.1. Comparativa de
microcontroladores
3. Arquitectura
3.2. Perifricos
4. Mapa de memoria
memoria
5.1. Registros
5.1.1. Especficos
5.2. Modos de
direccionamiento
5.3. Instrucciones
5.3.1. Formato
ejecucin
5.3.3. Codificacin
a) Formato I
b) Formato II
c) Formato III
d) Ejemplo
5.3.4. Descripcin
a) Aritmticas
b) Lgicas
c) Bit
d) Datos
e) Control de flujo
f) Sistema
T2.23
5. CPU
5. CPU
Caractersticas:
Registros: dispone de 16 registros de 16 bits
Modos de direccionamiento: posee 7 modos de direccionamiento para
acceder a los datos
Instrucciones: arquitectura RISC con 27 instrucciones bsicas y 24
instrucciones emuladas:
Bsicas: son ejecutadas directamente por la CPU
Emuladas: son instrucciones ficticias que simplifican el desarrollo del
cdigo, y son sustituidas por instrucciones bsicas equivalentes
T2.24
5. CPU 5.1. Registros
5.1. Registros
4 registros especficos con funcionalidades especiales
12 registros generales de propsito general
T2.25
5. CPU 5.1. Registros 5.1.1. Especficos
5.1.1. Especficos
R0: Contador de programa (PC: Program Counter)
Funcionalidad: apunta a la direccin de la siguiente instruccin a ejecutar
Caractersticas: como todas las instrucciones tienen un tamao par en bytes
(2, 4 6 bytes), siempre contiene una direccin par
Operacin: la CPU se encarga de actualizar automticamente el contador de
programa en funcin de la instruccin ejecutada
Direccin par
T2.26
R1: Puntero de pila (SP: Stack Pointer)

Funcionalidad: apunta a la parte superior de la pila(1) (stack) del sistema
Caractersticas:
Como la pila puede almacenar indistintamente palabras o bytes, el puntero
de pila siempre apunta a una direccin par, para poder acceder
correctamente a las palabras (si se almacena un byte, el puntero de pila se
sigue modificando en dos posiciones)
Opera con un esquema de predecremento para introducir datos (PUSH) y
postincremento para extraer datos (POP), por lo que la pila crece hacia las
direcciones bajas de memoria (disminuye SP) cuando se introducen nuevos
datos en ella, y decrece hacia las direcciones altas de memoria (aumenta
SP) cuando se extraen datos de ella.
(1) Una pila es una estructura de datos en la que el modo de acceso es de tipo LIFO (Last In First Out ltimo en entrar,
primero en salir), la cual permite almacenar y recuperar datos ordenadamente. Los datos almacenados se estructuran
de forma apilada, por lo que en todo momento slo se tiene acceso a la parte superior de la pila o TOS (Top Of Stack),
donde se encuentra el ltimo dato almacenado. Para operar con una pila es necesario disponer de un puntero de pila
(SP) que apunte a la parte superior de la pila, gracias al cual se pueden llevar a cabo dos operaciones bsicas:
introducir un nuevo dato en la pila (PUSH) y extraer el ltimo dato de la pila (POP). Cualquiera de estas dos
operaciones aumenta o disminuye el tamao de la pila, por lo que se modifica convenientemente el puntero de pila.
Segn esta filosofa, los datos almacenados en ltimo lugar son los primeros en ser recuperados
SP
PUSH
POP
SP
SP
T2.27
Es necesario inicializar el valor del puntero de pila con la posicin a partir de

la cual se quieren empezar a almacenar valores (posicin conocida como
base de la pila). Normalmente se utiliza como dicha posicin el final de la
RAM (0x0400 en el caso del MSP430G2533), ya que la pila crece hacia las
direcciones bajas de memoria
Operacin:
La utiliza automticamente la CPU para almacenar la direccin de retorno
(PC) de las llamadas a subrutinas, as como la direccin de retorno (PC) y el
registro de estado (SR) durante las interrupciones
Se puede utilizar para pasar parmetros a las subrutinas
Se puede utilizar para almacenar datos temporalmente
Direccin par
T2.28
PUSH
Predecremento
POP
Postincremento
Datos
almacenados
Base de
la pila
1
2
1
Parte superior
de la pila (TOS)
T2.29
R2: Registro de estado (SR: Status Register)

Funcionalidad: indica y modifica el estado actual de la CPU en funcin de las
instrucciones ejecutadas
Operacin: algunas operaciones (como los saltos condicionales) utilizan
implcitamente el registro de estado
rw-0: Indica que este bit se puede leer (r) y escribir

(w), y que tras un reset se inicializa a cero (0)
T2.30
Desbordamiento:
resultado
invlido
en
operaciones
aritmticas (V=1)
Bajo consumo: controlan los
relojes activos en el sistema
Interrupciones: habilita las
interrupciones enmascarables
(GIE=1)
Negativo: resultado negativo
en operaciones aritmticas
(N=1)
Cero: resultado nulo en
operaciones aritmticas (Z=1)
Acarreo: acarreo generado en
operaciones aritmticas (C=1)
T2.31
R2/R3: Generadores de constantes (CG1/CG2: Constant Generator)

Funcionalidad: generan(1) algunas constantes comnmente utilizadas (0, +1,
+2, +4, +8, -1) sin necesidad de que aparezcan explcitamente en el cdigo
Caractersticas: permiten reducir el tamao del cdigo y acelerar su ejecucin,
al no tener que incluir las constantes explcitamente en el mismo
Operacin: su utilizacin es totalmente transparente al programador, siendo el
ensamblador(2) el encargado de sustituir las constantes a generar que aparezcan
en el cdigo por la combinacin adecuada de registro (R2/R3) y modo de
direccionamiento origen (bits As) en la codificacin de bits de la instruccin
Uso normal del registro R2 (SR)
Uso especial del registro R2
(direccionamiento absoluto)
Uso de los registros R2/R3 como
generadores de constantes
(0, +1, +2, +4, +8, -1)
Codificacin
Constante
(1) Slo se utilizan en el modo de direccionamiento inmediato

(2) El ensamblador es el programa que traduce cada instruccin del cdigo fuente en su correspondiente codificacin de bits
T2.32
5. CPU 5.1. Registros 5.1.2. Propsito general

R4-R15:
Funcionalidad: registros genricos para almacenar datos y operar con ellos
Caractersticas: aunque son registros de 16 bits, se puede operar con ellos en
formato byte o en formato palabra
Operacin:
Cuando se utilizan como origen de los datos y se opera en formato byte, la
parte alta del registro (MSB) se ignora
Cuando se utilizan como destino de los datos y se opera en formato byte, la
parte alta del registro (MSB) se rellena con cero
T2.33
5. CPU 5.2. Modos de direccionamiento
5.2. Modos de direccionamiento

Caractersticas: sirven para localizar los operandos de cada instruccin, que
son dos para algunas instrucciones (origen y destino) y slo uno para otras
instrucciones (origen o destino)
Destino
Origen
Operacin: existen 7 modos de direccionamiento
T2.34
Registro:
Operacin: el operando se encuentra en un registro (Rn) se puede utilizar
para mover datos desde/hasta registros
T2.35
Localizacin Origen
T2.36
Localizacin Destino
T2.37
Copia Dato
Origen
modificado
Destino
modificado
Dato
copiado
PC
modificado
T2.38
Indexado:
Operacin: el operando se encuentra en la direccin a la que apunta un registro
(Rn) ms un determinado desplazamiento (X) se puede utilizar para mover
datos desde/hasta arrays en memoria
T2.39
Cdigo Instruccin
Localizacin Origen
T2.40
Cdigo Instruccin
Localizacin Destino
T2.41
Cdigo Instruccin
Copia Dato
Origen
modificado
Destino
modificado
Dato
copiado
PC
modificado
T2.42
Simblico:
Operacin: el operando se encuentra en la direccin identificada por una
etiqueta se puede utilizar para mover datos desde/hasta posiciones de
memoria identificadas mediante etiquetas (es el modo de direccionamiento
utilizado para referenciar variables)
T2.43
Cdigo Instruccin
Localizacin Origen
T2.44
Cdigo Instruccin
Localizacin Destino
T2.45
Cdigo Instruccin
Copia Dato
Origen
modificado
Destino
modificado
Dato
copiado
PC
modificado
T2.46
Absoluto:
Operacin: el operando se encuentra en la direccin identificada por una
determinada posicin se puede utilizar para mover datos desde/hasta
determinadas posiciones de memoria (es el modo de direccionamiento utilizado
para referenciar perifricos)
T2.47
Cdigo Instruccin
Localizacin Origen
T2.48
Cdigo Instruccin
Localizacin Destino
T2.49
Cdigo Instruccin
Copia Dato
Origen
modificado
Destino
modificado
Dato
copiado
PC
modificado
T2.50
Indirecto:
(Rn) se puede utilizar para mover datos desde posiciones de memoria
identificadas mediante punteros
T2.51
Cdigo Instruccin
Localizacin Origen
T2.52
Cdigo Instruccin
Localizacin Destino
T2.53
Cdigo Instruccin
Copia Dato
Origen
modificado
Destino
modificado
Dato
copiado
PC
modificado
T2.54
Indirecto con autoincremento:

(Rn), el cual se incrementar (en 1 para formato byte y en 2 para formato
palabra) para apuntar a la siguiente direccin tras la ejecucin de la instruccin
se puede utilizar para mover bloques de datos desde posiciones de memoria
identificadas mediante punteros
T2.55
Cdigo Instruccin
Localizacin Origen
T2.56
Cdigo Instruccin
Localizacin Destino
T2.57
Cdigo Instruccin
Copia Dato
Origen
modificado
Destino
modificado
Dato
copiado
PC
modificado
T2.58
Inmediato:
Operacin: el operando se encuentra en la propia instruccin se puede
utilizar para introducir constantes en memoria/registros (es el modo de
direccionamiento utilizado para configurar perifricos)
T2.59
Cdigo Instruccin
Localizacin Origen
T2.60
Cdigo Instruccin
Localizacin Destino
T2.61
Cdigo Instruccin
Copia Dato
Origen
modificado
Destino
modificado
Dato
copiado
PC
modificado
T2.62
Resumen
Ubicacin
Dato
Acceso
Dato
Modo
Direccionamiento
Sintaxis
Valor
Dato
Registro
Registro
Registro
Rn
Rn
Indexado
X(Rn)
MEM[Rn+X]
Indirecto
@Rn
MEM[Rn]
Indirecto +
@Rn+
MEM[Rn] ; Rn +
(1/2)
Simblico
label
MEM[label]
Absoluto
&label
MEM[label]
Inmediato
#value
value
Puntero
Memoria
Direccin
Instruccin
Instruccin
T2.63
5. CPU 5.3. Instrucciones
5.3. Instrucciones
Caractersticas:
Instrucciones bsicas: 27 instrucciones bsicas con 3 formatos distintos:
Formato I: instrucciones con 2 operandos
Formato II: instrucciones con 1 operando
Pueden operar con bytes (.B) o

con palabras (.W) Por defecto
operan con palabras
Formato III: instrucciones de salto

Instrucciones emuladas: 24 instrucciones emuladas
Codificacin: cada instruccin viene definida mediante un patrn de bits
conocido como Cdigo Mquina, que depende de la instruccin y del nmero,
tamao y localizacin de los operandos. Para facilitar el desarrollo del cdigo
cada instruccin se representa mediante un Nemnico, que es una abreviatura
del patrn de bits correspondiente a cada instruccin(1)
Tamao y tiempo de ejecucin: cada instruccin tiene un tamao establecido
(en palabras) y tarda un determinado nmero de ciclos de reloj (de la CPU) en
ejecutarse, dependiendo ambos parmetros del tipo de instruccin y del nmero,
tamao y localizacin de los operandos
(1) El programa encargado de traducir los nemnicos a cdigo mquina se conoce como Ensamblador
T2.64
5. CPU 5.3. Instrucciones
Descripcin detallada de cada

instruccin en el documento
MSP430x2xx Family User's Guide
Operacin mover el operando origen

(src) al destino (dst)
Nemnico
Efecto de la instruccin en los

bits del registro de estado (SR)
Descripcin
T2.65
5. CPU 5.3. Instrucciones 5.3.1. Formato
Las instrucciones aritmticas simplemente

realizan la operacin para las que estn
diseadas, sin tener en cuenta el tipo de
datos sobre los que operan. Es tarea del
programador
elegir
la
instruccin
adecuada en funcin de los datos a
procesar (sin signo, con signo, byte,
palabra) e interpretar el resultado de
dichas instrucciones
Formato III
(Saltos)
Formato II
(1 operando)
Formato I
(2 operandos)
5.3.1. Formato
Las instrucciones de salto condicional se

suelen utilizar en combinacin con otras
instrucciones (aritmticas, comparacin,
testeo de bits), de forma que estas otras
instrucciones actualicen los bits del
registro de estado (SR)
antes de
comprobar la condicin del salto
T2.66
5. CPU 5.3. Instrucciones 5.3.2. Tamao y tiempo de ejecucin
5.3.2. Tamao y tiempo de ejecucin
N = {0,+1,+2,+4,+8,-1} generador
de constantes: menor tamao (1
palabra menos) y menor tiempo de
ejecucin (1 ciclo menos)
Instrucciones ms largas y ms lentas
Formato I
(2 operandos)
Instruccin ms corta y ms rpida

(direccionamiento a registro)
Instruccin ms larga y ms lenta

T2.67
N = {+4,+8} no generador de
constantes: igual tamao e igual
tiempo de ejecucin (ERRATA
DISEO CPU)
Instruccin ms corta y ms rpida

(direccionamiento a registro)
Instruccin ms larga y ms lenta

Formato III
(Saltos)
Formato II
(1 operando)
N = {0,+1,+2,-1} generador de
constantes: menor tamao (1
palabra menos) y menor tiempo de
ejecucin (1 ciclo menos)
Instrucciones ms
largas y ms lentas
5. CPU 5.3. Instrucciones 5.3.2. Tamao y tiempo de ejecucin
Conclusiones:
Los modos de direccionamiento tienen una gran influencia en el tamao y
tiempo de ejecucin de las instrucciones. Si hay que optimizar el cdigo en
tamao y/o velocidad, es necesario elegir el modo de direccionamiento ms
eficiente segn cada caso (el modo de direccionamiento ms eficiente es el
direccionamiento a registro)
T2.68
5. CPU 5.3. Instrucciones 5.3.3. Codificacin
Formato III
(Saltos)
Formato II
(1 operando)
Formato I
(2 operandos)
5.3.3. Codificacin
T2.69
5. CPU 5.3. Instrucciones 5.3.3. Codificacin a) Formato I
a) Formato I
T2.70
Cdigo de operacin:
T2.71
Modo de direccionamiento:
T2.72
Tamao:
T2.73
5. CPU 5.3. Instrucciones 5.3.3. Codificacin b) Formato II
b) Formato II
T2.74
Cdigo de operacin:
T2.75
Modo de direccionamiento:
NOTA: Todos los modos de direccionamiento son vlidos para las instrucciones PUSH y CALL, y todos los modos de
direccionamiento excepto el inmediato son vlidos para el resto de instrucciones
T2.76
Tamao:
T2.77
5. CPU 5.3. Instrucciones 5.3.3. Codificacin c) Formato III
c) Formato III
NOTA: El campo C de la instruccin (bits 10 al 12) hace referencia a la condicin de salto

T2.78
Cdigo de operacin:
T2.79
001
000 JNE/JNZ
001 JEQ/JZ
010 JNC
011 JC
100 JN
101 JGE
110 JL
111 JMP
T2.80
Desplazamiento (en palabras) desde el contador de programa

(PC), considerado como un valor de 10 bits con signo (rango
vlido desde 511 hasta -512):
PCnew = PCold + 2 + PCoffset x 2 PCoffset = (PCnew PCold 2) / 2
T2.81
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
d) Ejemplo
Loop
cont
0xC000
0x0200
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
0xC000
0xC001
0xC002
0xC003
0xC004
0xC005
0xC006
0xC007
0xC008
0xC009
Little endian
T2.82
Loop
SWPB
CMP.B
JNE
Formato II
R10
@R10+,cont
Loop
T2.83
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato II
T2.84
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato II
T2.85
Loop
SWPB
CMP.B
JNE
Formato II
R10
@R10+,cont
Loop
0x108A
T2.86
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato I
T2.87
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato I
X = cont
PC
= 0x0200 0xC004
= 0x41FC
T2.88
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato I
T2.89
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato I
0x9AF0
0x41FC
T2.90
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato III
T2.91
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato III
PCoffset = (PCnew PCold 2) / 2

= (0xC000 0xC006 2) / 2
= 0x03FC
T2.92
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
Formato III
0x23FC
T2.93
Loop
cont
0xC000
0x0200
Loop
SWPB
CMP.B
JNE
R10
@R10+,cont
Loop
0xC000
0x8A
0xC001
0x10
0xF0
0xC002
0xC003
0x108A
0x9AF0
0x41FC
0x23FC
0xC004
0xC005
0x9A
0xFC
0xC006
0x41
0xFC
0xC007
0x23
0xC008
0xC009
Little endian
T2.94
5. CPU 5.3. Instrucciones 5.3.4. Descripcin
5.3.4. Descripcin
Tipos de instrucciones:
Aritmticas
Lgicas
Bit
Datos
Control de flujo
Sistema
T2.95
5. CPU 5.3. Instrucciones 5.3.4. Descripcin a) Aritmticas
a) Aritmticas
Realizan operaciones de clculo con los datos
T2.96
T2.97
T2.98
T2.99
T2.100
5. CPU 5.3. Instrucciones 5.3.4. Descripcin b) Lgicas
b) Lgicas
Realizan operaciones booleanas con los datos (a nivel de bit)
NOTA: Aunque la instruccin OR no est implementada, la instruccin BIS es equivalente (salvo en los bits de estado)
T2.101
5. CPU 5.3. Instrucciones 5.3.4. Descripcin b) Lgicas
T2.102
5. CPU 5.3. Instrucciones 5.3.4. Descripcin c) Bit
c) Bit
Realizan operaciones a nivel de bit con los datos
T2.103
T2.104
T2.105
T2.106
5. CPU 5.3. Instrucciones 5.3.4. Descripcin d) Datos
d) Datos
Realizan operaciones de modificacin de datos
T2.107
T2.108
T2.109
5. CPU 5.3. Instrucciones 5.3.4. Descripcin e) Control de flujo
e) Control de flujo
Controlan el orden de ejecucin del cdigo
T2.110
T2.111
MUY IMPORTANTE
T2.112
T2.113
5. CPU 5.3. Instrucciones 5.3.4. Descripcin f) Sistema
f) Sistema
Realizan operaciones especiales para controlar el sistema
T2.114
T2.115
T2.116
T2.117
T2.118

Tema 2. MSP430 PDF

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 2. MSP430 PDF

Cargado por

Copyright:

Formatos disponibles

Universidad de Mlaga

Departamento de Tecnologa Electrnica

Grado en Tecnologas de Telecomunicacin

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

2. Familia MSP430 2.1. Comparativa de microcontroladores

2.1. Comparativa de microcontroladores

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

2. Familia MSP430 2.2. Subfamilia G2xx

2.2. Subfamilia G2xx

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

3. Arquitectura 3.1. Diagrama de bloques

3.1. Diagrama de bloques

3. Arquitectura 3.2. Perifricos

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Dependiente del dispositivo

MSP430x2xx Family User's Guide

Microcontroladores - Grado en Ingeniera

4. Mapa de memoria 4.1. Zonas de memoria

4.1. Zonas de memoria

Destinada a ubicar el cdigo del programa (al ser memoria

Informacin de calibracin del dispositivo generada durante

Destinada a ubicar los datos del programa (al ser memoria

Configuracin de perifricos E/S de 16 bits (se deben realizar

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

4. Mapa de memoria 4.2. Organizacin de la memoria

4.2. Organizacin de la memoria

Al estar formado un byte por 8 bits, se denomina bit menos significativo o

4. Mapa de memoria 4.2. Organizacin de la memoria

Endianness: formato de almacenamiento en memoria de los datos que ocupan

4. Mapa de memoria 4.2. Organizacin de la memoria

MSP430 Little endian

Byte de la direccin xxx9h

4. Mapa de memoria 4.2. Organizacin de la memoria

MSP430 Little endian

Palabra de la direccin xxx8h

Palabra de la direccin xxx6h

Palabra de la direccin xxx4h

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

5. CPU 5.1. Registros

4 registros especficos con funcionalidades especiales

12 registros generales de propsito general

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

5. CPU 5.1. Registros 5.1.1. Especficos

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

5. CPU 5.1. Registros 5.1.1. Especficos

R1: Puntero de pila (SP: Stack Pointer)

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

5. CPU 5.1. Registros 5.1.1. Especficos

Es necesario inicializar el valor del puntero de pila con la posicin a partir de

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

5. CPU 5.1. Registros 5.1.1. Especficos

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014

5. CPU 5.1. Registros 5.1.1. Especficos