ARM significa Advanced RISC Machine.

ARM11 es un grupo de núcleos de

procesador ARM RISC de 32 bits. [1] La familia de núcleos ARM11 consta de ARM1136J
(F) -S, ARM1156T2 (F) -S, ARM1176JZ (F) -S y ARM11MPCore. Dado que los núcleos
ARM11 se lanzaron de 2002 a 2005 , ya no se recomiendan para los nuevos diseños de
CI, en su lugar se prefieren los núcleos ARM Cortex-Ay ARM Cortex-R.

El diseño de la arquitectura ARM comenzó en 1983 como un proyecto de desarrollo por la

empresa Acorn Computers. Sophie Wilson y Steve Furber lideraban el equipo, cuya meta
era, originalmente, el desarrollo de un procesador avanzado, pero con una arquitectura
similar a la del MOS 6502.

La microarquitectura ARM11 (anunciada el 29 de abril de 2002) introdujo las adiciones

de arquitectura ARMv6 que se anunciaron en octubre de 2001. Estas
incluyen instrucciones de medios SIMD que pueden duplicar la velocidad del algoritmo
de procesamiento de señal digital MPEG-4 y audio, soporte de multiprocesador y una
nueva arquitectura de caché.

El ARM11 se basa en la instrucción ARMv6 puede operar en little-endian o formato big-

endian. La mayoría de los dispositivos hoy en día utilizan little-endian. En realidad, usa
dos conjuntos de instrucciones el de 32 bits ARM y el thumb de 16 bits

Este conjunto de instrucciones 'Thumb' de 16 bits hace uso de operandos implícitos y

funcionalidad reducida para reducir el tamaño del código. Y el de 32 bits, condición
ejecución (RE), descartar instrucción.

Registros 32 Bits:

 Consta de 16 registros de propósito general: R0-R15

 R13 es el puntero de pila y a menudo se llama SP
 R14 tiene direcciones de retorno y a menudo se llama LR (para enlace de registro)
 R15 es el contador del programa y a menudo se llama PC
 17 registros de "propósito específico" (usado para manejo de excepciones, etc.)
 7 registros de estado, uno para cada modo de funcionamiento

Registros 16 Bits:

 7 series de 11 registros cada una

 8 registros de propósito general R0-R7

Especificaciones de registro de estado:

 Los bits 0 a 4 determinan el procesador modo operativo.

 Bit 5 indica si el procesador está en ARM o estado Thumb
 Los bits 6 y 7 desactivan las interrupciones.
 Los bits 28 a 31 son indicadores de código de condición ALU
 N para resultado ALU negativo
 Z resultado cero de ALU
 C para desbordamiento después de la operación de cambio
 V para el desbordamiento después de la operación aritmética firmada
Modos de Operación:

1. Usuario - funcionamiento normal

2. Interrupción rápida - manejo de interrupciones "rápidas"

3. Interrupción - manejo de todas las demás interrupciones

4. Supervisor - modo protegido del sistema operativo

5. Abortar - aborto de acceso a la memoria

6. Sistema - modo privilegiado del sistema operativo

7. Indefinido - instrucción inválida en secuencia

8. Monitor seguro - características de seguridad en el chip

PIPELINE:

1. Fe1 - Se envía la dirección y se reciben las instrucciones.

2. Fe2 - Gran parte de la predicción de la rama va aquí.

3. De - Decodificar instrucción

4. Iss - Leer los registros y la instrucción de emisión

5. Sh - Realizar operaciones de cambio

6. ALU - Realizar operaciones de enteros

7. Sat - Saturar resultados

8. WB - Escribir datos de vuelta a los registros

Etapas Alternativas:

Sh, ALU y Sat se pueden reemplazar por tres etapas MAC, que realizan la multiplicación
en operaciones

Estas tres etapas también pueden ser reemplazadas por diferentes etapas para las
operaciones de memoria:

1. ADD - calcular la dirección

2. DC1 y DC2 - Caché de datos de acceso

Acceso a memoria:

Los datos se deben mover a los registros antes de que puedan ser manipulados

Una palabra de memoria puede ser indexada por un registro más o menos una constante
de desplazamiento de 12 bits

Una media palabra o un byte se pueden indexar de la misma manera, excepto que el
offset solo puede ser de 8 bits. Y Soporte para transferencia de datos en bloque puede
transferir hasta 16
Manejo de Exepciones:

Utiliza el manejo de excepciones vectorizadas. Tiene un conjunto separado de registros

específicos de modo para cada modo de excepción.
Existen instrucciones especiales para almacenar y carga del estado del procesador desde
y hacia los registros específicos del modo.

Si el procesador está en estado Thumb, cambie a ARM. Almacena la dirección de retorno

en modo específico LR y Almacena la dirección del manejador apropiado en la PC

Sistema de control de procesador:

Un conjunto de 32 registros legibles y grabables.

Estas se pueden escribir depende de si el procesador está en el monitor seguro o modo operativo.
Utiliza en la configuración diversas operaciones que van del DMA, al control de caché, al
rendimiento medición.

Capacidades coprocesador:

Operaciones en 8 valores de precisión simple o 4 valores de doble precisión simultáneamente.

De otro modo costosas operaciones aritméticas tales como raíz cuadrada se construyen en
hardware

Los resultados de las instrucciones de comparación se almacenan en Registro de estado de la CPU