NOMBRE: Cristian Mauricio Ruiz Osorio

TEMA: Consulta
FECHA: 05/Febrero/2015

Metodologa Bottom-Up
El trmino Diseo Bottom-Up (diseo de abajo hacia arriba) se aplica al mtodo de
diseo mediante el cual se realiza la descripcin del circuito o sistema que se
pretende realizar, empezando por describir los componentes ms pequeos del
sistemas para, ms tarde, agruparlos en diferentes mdulos, y estos a su vez en
otros mdulos hasta llegar a uno solo que representa el sistema completo que se
pretende realizar. En la figura 1 se muestra esta metodologa de diseo.

Esta metodologa de diseo no implica una estructuracin jerrquica de los

elementos del sistema. Esta estructuracin, al contrario de lo que ocurre en el
diseo top-down que se ver despus, se realiza una vez realizada la descripcin
del circuito, y por tanto no resulta necesaria.

VLSI

Sexto Nivel

Electrnica

Pgina 1

En un diseo bottom-up se empieza por crear una descripcin, con esquemas por
ejemplo, de los componentes del circuito. Estos componentes pertenecen
normalmente a una librera que contiene chips, resistencias, condensadores, y
otros elementos que representan unidades funcionales con significado propio
dentro del diseo.
Estas unidades se las puede conocer por el nombre de primitivas puesto que no
es necesario disponer de elementos de ms bajo nivel para describir el circuito
que se pretende realizar. En general, esta forma de disear no es muy buena, ya
que es un flujo de diseo bastante ineficiente. Para diseos muy grandes, como
los actuales, no se puede esperar unir miles de componentes a bajo nivel y
pretender que el diseo funcione adecuadamente.
El hecho de unir un nmero elevado de componentes entre si sin una estructura
ms elevada que permita separarlos en bloques hace que sea complejo el anlisis
del circuito, lo que provoca dificultades a la hora de detectar fallos en el circuito,
anomalas de funcionamiento, etc. Con esto, la probabilidad de cometer errores de
diseo se hace ms elevada.
Para poder encontrar errores de diseo, o saber si el circuito realizar la funcin
para la que ha sido diseada, es necesario perder mucho ms tiempo en lo que es
la definicin, diseo y anlisis en alto nivel para ver entonces si funciona como
deseamos.
Ejemplo:
Un ejemplo bastante prctico sera el proceso de diseo de circuitos analgicos.
Primeramente se realiza un estudio del proyecto y una solucin para el problema
(comnmente utilizando teora de circuitos) prcticamente si la ayuda de
herramientas CAD. Posteriormente, utilizando componentes prefabricados, se
procede a la simulacin del sistema en alguna herramienta diseada para tal
propsito, que incluye libreras estndar, y/o que permite incluir otras libreras.

Metodologa Top-Down
El diseo Top-Down es, en su ms pura forma, el proceso de capturar una idea en
un alto nivel de abstraccin, e implementar esa idea primero en un muy alto nivel,
y despus ir hacia abajo incrementando el nivel de detalle, segn sea necesario.
Esta forma de disear se muestra grficamente en la figura 1.5 donde el sistema
inicial se ha dividido en diferentes mdulos, cada uno de los cuales se encuentra a
su vez subdividido hasta llegar a los elementos primarios de la descripcin.
VLSI

Sexto Nivel

Electrnica

Pgina 2

Los aos 80 trajeron una revolucin en las herramientas para el diseo por
ordenador. Aunque esto no modific la forma de disear s que mejor la facilidad
de hacerlo. As, mediante el software disponible por ordenador, se podran disear
circuitos ms complejos en, comparativamente, cortos periodos de tiempo (aunque
se siguiera utilizando el diseo bottom-up).
Pero hoy en da, nos encontramos en un marco en que es necesario hacer
diseos ms y ms complicados en menos tiempo. As, se puede descubrir que el
flujo de diseo bottom-up es bastante ineficiente.
El problema bsico del diseo bottom-up es que no permite acometer con xito
diseos que contengan muchos elementos puesto que es fcil conectarlos de
forma errnea. No se puede esperar unir miles de componentes de bajo nivel, o
primitivas, y confiar en que el diseo funcione adecuadamente.

Para esto existe la metodologa Top-down que sigue un poco el lema de "divide y
vencers", de manera que un problema, en principio muy complejo, es dividido en
varios subproblemas que a su vez pueden ser divididos en otros problemas mucho
VLSI

Sexto Nivel

Electrnica

Pgina 3

ms sencillos de tratar. En el caso de un circuito esto se traducira en la divisin

del sistema completo en mdulos, cada uno de los cuales con una funcionalidad
determinada. A su vez, estos mdulos, dependiendo siempre de la complejidad del
circuito inicial o de los mdulos, se pueden dividir en otros mdulos hasta llegar a
los componentes bsicos del circuito o primitivas.
Las herramientas siguen el diagrama de flujo de la figura

Este proceso se resume en los siguientes pasos:

1. Planteamiento de las especificaciones.
2. Entrada del diseo: En esta etapa se realiza una descripcin del circuito,
para la cual existen varias alternativas,
a. Captura Esquemtica: Dibujo del circuito mediante interfaz grfica,
puede ser un diagrama de bloques.
b. Mediante
lenguajes
descripcin HDL como VHDL, Verilog, Abel y CUPL.

de

c. Diagramas de transicin de estados.

d. Formas de onda Tablas de verdad.
3. Simulacin HDL (Opcional): Simula el comportamiento del circuito que se
acaba de describir antes de la sntesis.
VLSI

Sexto Nivel

Electrnica

Pgina 4

4. Sntesis lgica: Consiste en tomar la descripcin HDL y a partir de ella,

generar y simplificar las ecuaciones lgicas correspondientes al circuito
descrito.
5. Simulacin funcional: Simula las ecuaciones lgicas, sin tener en cuenta los
retardos.
6. Implementacin del diseo: Los pasos a seguir dependen del tipo de PLD
que se est utilizando en el diseo. Trazado del mapa, Colocacin y
enrutamiento, Creacin del archivo para la programacin del dispositivo.
Revisa si el circuito se adapta al chip; No. salidas, No. de trminos
productos por salida.
7. Simulacin temporal: Despus de la implementacin ya se conoce como
queda programado el circuito y se puede realizar una simulacin teniendo
en cuenta los retardos.
8. Programacin: La implementacin genera un archivo JEDEC que indica el
estado de las conexiones. Este archivo se usa para programar (o quemar el
chip).
Ventajas del Diseo Top - Down
Incrementa la productividad del diseo. Este ujo de diseo permite especificar
funcionalmente en un nivel alto de abstraccin sin tener que considerar la
implementacin del mismo a nivel de puertas lgicas. Por ejemplo se puede
especificar un diseo en VHDL y el software utilizado generara el nivel de puertas
directamente. Esto minimiza la cantidad de tiempo utilizado en un diseo. 10
Incrementa la reutilizacin del diseo. En el proceso de diseo se utilizan
tecnologas genricas. Esto es, que no se fija la tecnologa a utilizar hasta pasos
posteriores en el proceso. Esto permite reutilizar los datos del diseo nicamente
cambiando la tecnologa de implementacin. As es posible crear un nuevo diseo
de uno ya existente.
Rpida deteccin de errores. Como se dedica ms tiempo a la definicin y al
diseo, se encuentran muchos errores pronto en el proceso de descripcin del
circuito.

Bibliografa
VLSI

Sexto Nivel

Electrnica

Pgina 5

 http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/040201.htm
https://es.scribd.com/doc/96700917/VHDL#download
http://www.scielo.org.ve/scielo.php?pid=S1316-48212009000300008&script=sci_arttext

VLSI

Sexto Nivel

Electrnica

Pgina 6