TRANSISTORES DE EFECTO DE

CAMPO.
(FET)

Los transistores de efecto de campo o transistores

FET (field effect transistor), se diferencian
principalmente de los transistores bipolares, en
que la corriente que conducen depende de la
tensin, es decir, son controlados por tensin.
Dentro de los transistores FET, hay dos tipos, los
llamados transistores FET de unin (JFET),
tambin llamados simplemente FET, y los
transistores FET de puerta aislada, tambin
llamados MOSFET.
2

Con los transistores bipolares observbamos

como una pequea corriente en la base de los
mismos se controlaba una corriente de colector
mayor. Los Transistores de Efecto de Campo
son dispositivos en los que la corriente se
controla mediante tensin. Cuando funcionan
como amplificador suministran una corriente
de salida que es proporcional a la tensin
aplicada a la entrada.

La Figura a muestra un fragmento de un semiconductor

de tipo n. El extremo inferior es la fuente y el extremo
superior se denomina drenador. La fuente de alimentacin
VDD fuerza a que los electrones libres fluyan desde la
fuente hacia el drenador. Para fabricar un JFET, el
fabricante difunde dos reas de semiconductor de tipo p en
el semiconductor de tipo n, como se muestra en la Figura b.
Estas regiones p estn conectadas internamente para
conseguir un slo terminal externo de puerta.

POLARIZACIN INVERSA DE PUERTA

En la Figura siguiente la puerta de tipo p y la fuente de

tipo n forman el diodo puerta-fuente. En un JFET, el
diodo puerta-fuente siempre se polariza en inversa. Debido
a la polarizacin inversa, la corriente de puerta IG es
aproximadamente cero, lo que equivale a decir que el
JFET presenta una resistencia de entrada casi infinita.
Un JFET tpico tiene una resistencia de entrada de cientos
de megaohmios. Esta es la gran ventaja que un JFET
tiene sobre un transistor bipolar y es por lo que constituye
una excelente solucin para las aplicaciones en las que se
requiere una alta impedancia de entrada.

En la Figura siguiente, los electrones que fluyen desde

la fuente al drenador tienen que atravesar el estrecho
canal que hay entre las zonas de deplexin. Cuando la
tensin de puerta se hace ms negativa, las zonas de
deplexin se expanden y el canal de conduccin se hace
ms estrecho. Cuanto ms negativa sea la tensin de
puerta, menor ser la corriente entre la fuente y el
drenador.

Figura.- Polarizacin normal del JFET.

El JFET es un dispositivo controlado por tensin porque

una tensin de entrada controla una corriente de salida.
En un JFET, la tensin puerta-fuente VGS determina la
cantidad de corriente que fluye entre la fuente y el
drenador. Si VGS es cero, la corriente mxima de
drenador circula a travs del JFET. Por esto, se dice que
el JFET es un dispositivo normalmente en conduccin.
Por el contrario, si VGS es lo suficiente negativa, las
zonas de deplexin se tocarn y la corriente de drenador
se cortar.

El JFET de la Figura anterior es un JFET de canal n

porque el canal entre la fuente y el drenador es un
semiconductor de tipo n. La Figura (a) muestra el smbolo
esquemtico de un JFET de canal n.
La Figura b muestra un smbolo alternativo para un
JFET de canal n. Muchos ingenieros y tcnicos prefieren
este smbolo con la puerta desplazada, la cual apunta a la
fuente del dispositivo, para poder diferenciar mas
fcilmente la ubicacin de la fuente.

Tambin existe un JFET de canal p. El smbolo

esquemtico de un JFET de canal p, mostrado en la
Figura c, es similar al del JFET de canal n, excepto en
que la flecha de la puerta apunta en la direccin
contraria. El funcionamiento de un JFET de canal p
es complementario: es decir, todas las tensiones y
corrientes estn invertidas. Para polarizar en inversa
un JFET de canal p, la puerta tiene tanto, VGS se hace
positiva.

JFET de canal N

JFET de canal P

Drenador
(D)

Drenador
(D)
ID

Puerta
(G)

Puerta
(G)

IG
VSD
VGS
IS

Surtidor
(S)

Surtidor
(S)

Los tres terminales de un transistor FET son la puerta (gate

en ingls), el drenador y la fuente o surtidor.

Anotaciones Importantes:
Fuente
= S urtidor
Drenaje = Drenador
Compuerta = Gate

12

JFET
El JFET esta constituido por una barra de silicio tipo N o canal N,

S
p

n
p

13

VDS
El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar
el voltaje de ruptura (tpicamente 50V) porque destruira el dispositivo.

VALORES COMERCIALES PARA EL JFET

Voltaje VDS (V)

25,30,40,50

Potencia (W)

0.15,0.3,1.8,30

Transistores
BJT

FET

Emisor (E)
Colector (C)
Base (B)

Fuente (S)
Drenador (D)
Puerta (G)

Puerto de entrada
Puerto de salida

Base-emisor
Colector-emisor

Puerta-fuente
Drenador-fuente

Funciona como
fuente de corriente

Controlada por
corriente

Controlada por
tensin

Zonas de
funcionamiento

Corte
Saturacin
activa

Corte
Triodo
saturacin

Terminales

Smbolo

16

EJEMPLO

Un JFET 2N5486 tiene una corriente de puerta de 1

nA cuando la tensin inversa de puerta es 20 V. Cul
es la resistencia de entrada de este JFET?
SOLUCIN

Utilizando la ley de Ohm, obtenemos:

LA CURVA CARACTERSTICA DEL FET.

Este grfico muestra que al aumentar el voltaje Vds

(voltaje drenador - fuente), para un Vgs (voltaje de
compuerta) fijo, la corriente aumenta rpidamente (se
comporta como una resistencia) hasta llegar a un punto
A (voltaje de estriccin), desde donde la corriente se
mantiene casi constante hasta llegar a un punto B (entra
en la regin de disrupcin o ruptura), desde donde la
corriente aumenta rpidamente hasta que el transistor
se destruye.

Si ahora se repite este grfico para ms de un

voltaje de puerta a fuente (Vgs), se obtiene un
conjunto de grficos. Ver que Vgs es "0" voltios o
es una tensin de valor negativo.

Zona activa. Se observa en cada curva una zona en que,

por ms que aumente la tensin drenador surtidor, no
aumenta la intensidad.

Zona hmica. En los tramos iniciales de cada curva, se

observa que hasta poco antes de llegar a la zona activa,
la curva es una lnea recta. Esta zona lineal, se llama
zona hmica, precisamente por esta relacin lineal entre
la tensin y la intensidad.
Regin de disrupcin o ruptura, desde donde la corriente
aumenta rpidamente hasta que el transistor se
destruye.

20

CURVA DE TRANSCONDUCTANCIA
La curva de transconductancia de un JFET es la grfica
de ID en funcin de VGS. A partir de los valores de ID y
VGS de cada una de las curvas de drenador. Observe que
la curva no es lineal porque la corriente aumenta
rpidamente cuando VGS se aproxima a cero.
Cualquier JFET tiene una curva de transconductancia
como la mostrada en la Figura. Los puntos extremos de
la curva son VGS(off) e IDSS. La ecuacin de esta grfica es:

POLARIZACIN EN LA REGIN HMICA

El JFET puede polarizarse en la regin hmica o en la

regin activa. Cuando est polarizado en la regin
hmica, el JFET es equivalente a una resistencia.
Cuando est polarizado en la regin activa, el JFET se
comporta como una fuente de corriente.

Como Vgs es el voltaje que controla el paso de la

corriente ID (regula el ancho del canal), se puede
comparar este comportamiento como un resistor cuyo
valor depende del voltaje VDS. Esto es slo vlido para
VDS menor que el voltaje de estriccin (ver punto A en
el grfico).
Entonces si se tiene la curva caracterstica de un FET,
se puede encontrar La resistencia RDS con la siguiente
frmula: RDS = VDS / ID

El transistor JFET en la zona hmica

La zona hmica o lineal se sita cerca

del origen, para VDS<<VDS sat

En esta regin el canal conductor

entre drenador y fuente se comporta
como una resistencia RDS

La RDS va aumentando a medida que se

estrecha el canal, a consecuencia de la
polarizacin inversa producida por VGS

El transistor JFET en la zona hmica

Llegar un momento en que

la zona de transicin invada
toda la regin N, impidindose
totalmente la conduccin.
(Corte del canal)

La tensin VGS que corta el el

canal se llama tensin de corte
VP=Vt

La ley que rige la resistencia del canal en la

zona hmica es la que sigue:

RDS RDS ( ON )

1
VGS
1
VP

CUIDADOS
Si se aplica polarizacin directa a la compuerta, circular una
alta corriente por la compuerta que puede destruir el JFET si no
esta limitada por una resistencia en serie con la compuerta.

El voltaje aplicado entre el Drenador y el Surtidor (VDS), no

debe sobrepasar el voltaje de ruptura (tpicamente 50V)
porque destruira el dispositivo.

27

HOJAS DE CARACTERSTICAS DE LOS

FET

En las hojas de caractersticas de los fabricantes

de FETs se encuentra los siguientes parmetros :
VGS y VGD.- son las tensiones inversas mximas
soportables por la unin PN.
IG.- corriente mxima que puede circular por la
unin puerta - surtidor cuando se polariza
directamente.
PD.- potencia total disipable por el componente.
IDSS.- Corriente de saturacin en la zona activa
cuando VGS=0.
IGSS.- Corriente que circula por el circuito de
puerta cuando la unin puerta - surtidor se
encuentra polarizado en sentido inverso.

Teora Previa

Teora Previa

Polarizacin Fija

Anlisis

32

Analisis

Analisis

Autopolarizacin

Autopolarizacin

36

Analisis

Polarizacin por
divisor de voltaje

38

Convirtiendo a su Circuito
Thevenin Equivalente

Polarizacin por
divisor de voltaje

Polarizacin por
divisor de voltaje

41

Analisis

PARMETROS

VP = | VGS(apag)|
VGS(apag) = -2IDSS/gm0
gm = dID/Dvgs
gm = gm0(1-VGS/VP)

I S = ID
IG = 0
VD = VDD ID(RD)
VG = IG(RG)
VS = ID(RS)
VDS = VDD ID(RD+RS)
VGS = -ID(RS)

Curvas de drenador

POLARIZACION
CENTRADA:
ID = IDSS/2
VGS = VGS(apag) /4
RS = 1/gmo

JFET

PRUEBA

Se comprueba con un ohmmetro en la escala de Rx1 Rx10.

Alta resistencia en un
sentido y baja en el inverso.

Alta resistencia en un sentido

y baja en el inverso.

44

Entre Drenador y
surtidor, el valor hmico
exclusivamente del
material del canal.
Entre 2K y 10K, siendo el
mismo en ambos sentidos.

PROBLEMA 1
Calcular, para el circuito de autopolarizacin de la figura, la tensin VGS
y el valor de la corriente de drenador

45

RESUMEN
En FET
Se analiza la malla de entrada (puerta-fuente), con la
aproximacin ig=0 obtenindose vgs para ver si est en corte o
en conduccin
Si est en conduccin se supone zona de corriente constante
y se halla la corriente de drenador. Con la malla de salida se
calcula el voltaje de salida (vds) y se comprueba que cumple la
condicin de estar en zona de corriente constante.
Si est en zona de triodo se resuelve el sistema de dos
ecuaciones:
Malla de salida
Ecuacin que liga id con vgs y vds

Conclusiones
El FET es un dispositivo controlado por voltaje y no por corriente como
lo es el transistor BJT.
El control de esta corriente (IDS) se efecta por medio de la
aplicacin de un voltaje de polarizacin inverso, aplicado entre la
compuerta y el surtidor (VGS)
Formando un campo elctrico el cual limita el paso de la corriente a
travs de Drenador y Source. Al aumentar el voltaje inverso, aplicado
a la compuerta, aumenta el campo elctrico, y la corriente de Source a
Drenador disminuye.
El transistor JFET tiene una alta resistencia de entrada (en
Megaohm). Lo que hace que la corriente atraves del FET sea mas
constante.
.

TRANSISTOR DE EFECTO DE CAMPO

(MOSFET)

Transistores MOSFET.

En estos transistores, la puerta no se conecta

directamente al semiconductor, sino a travs de
una fina capa de aislante (SiO2), de ah que se
llamen transistores FET de puerta aislada.
Las siglas MOS tambin estn referidas al tipo de
contacto de la puerta, ya que significan Metal (el
propio terminal de puerta), xido (la capa aislante)
Semiconductor.
El hecho de que la puerta se encuentre aislada,
hace que la intensidad que circula por ella sea
prcticamente nula, menor incluso que en los
transistores JFET.
51

Existen los MOSFET de acumulacin o

enriquecimiento, y los MOSFET de deplexin o
empobrecimiento, cada uno de los cuales puede
ser de canal N o de canal P.
Tienen un nuevo terminal llamado sustrato (B),
que debe ser conectado a la tensin ms negativa
en los MOSFET de canal N, y a la ms positiva
en los MOSFET de canal P. Como en ambos casos
suele ser el surtidor, muchas veces se fabrican
con el sustrato directamente unido al surtidor.

52

BJT VS MOSFET

MOSFET
Controlado por voltaje
Dispositivo de portadores mayoritarios
Compuerta elctricamente aislada, por lo que
presenta una alta impedancia de entrada

Transistores MOSFET.
Canal N
D

Enriquecimiento

Canal P
D

S
D

Empobrecimiento

S
D

G
S

G
S

54

1.- MOSFET de enriquecimiento.

S

Sustrato (B)

Sustrato (B)

MOSFET de enriquecimiento
de canal N

MOSFET de enriquecimiento
de canal P

Se observa que a diferencia de lo que ocurre en los transistores JFET, no

existe canal de conduccin entre el drenador y el surtidor, en ausencia de
seales elctricas externas.

55

1.- MOSFET de enriquecimiento.

Analizamos el caso de canal N.

N
P

Sustrato (B)

Si se fija una tensin positiva desde la puerta al

surtidor, no hay prcticamente conduccin de
electricidad, pero los electrones libres de la zona P
(pocos, porque en esta zona lo abundante son los
huecos), se ven atrados hacia la capa aislante
prxima a la puerta.
Esto es equivalente a agrandar la zona N.
Si se agranda lo suficiente, se crea un cierto canal
de conduccin que une las zonas N del drenador y
del surtidor.
La tensin mnima para la formacin del canal, se
llama tensin umbral o tensin threshold, en
nomenclatura inglesa, cuyas siglas son VT.

56

1.- MOSFET de enriquecimiento.

ID

VGS

Curvas de un transistor MOSFET de enriquecimiento de canal N.

57

De la grfica de los transistores MOSFET se

observa que tienen las mismas zonas de
funcionamiento que los transistores JFET.

I D K(VGS VT )

Ecuacin aproximada:

K: constante referida a parmetros constructivos.

VT: tensin umbral (threshold).

58

Transistor MOSFET de Acumulacin o Enriquecimiento

Puerta de
metal

xido

Drenador

Fuente

Sustrato

Figura 5.1. MOSFET de acumulacin de canal n, donde vemos la longitud de canal L y la

anchura de canal W.

Figura 5.2. Smbolo esquemtico de un MOSFET de acumulacin de canal n.

Aplicando una VGS positiva se induce un canal de conduccin, por la inversin

del semiconductor P a N
A la tensin mnima necesaria para establecer el canal se la llama Tensin de
umbral ( Vt , VGS th )

Al aplicar ahora una tensin VDS de pequeo valor, se establecer un a intensidad

Drenador-Fuente
En estas condiciones el canal creado se comporta como una resistencia R DS

A medida que VGS aumenta, el canal se enriquece de electrones, aumentando su

conductividad, y disminuyendo la resistencia entre Drenador y Fuente R DS

Al ir aumentando la tensin VDS se

establece un gradiente de potencial en
el interior del canal
El canal se deforma progresivamente,
causado la no constancia de la RDS
Finalmente, para una tensin
VDS=VDS sat, el canal se estrangula por
el lado del drenador, saturndose, y
manteniendo constante la ID
VDS sat = VGS - Vt

IDSS= K (VGS-Vt)2

Con el circuito especificado podemos construir la familia

de curvas caractersticas de salida
Situndonos en la zona de saturacin, trazando una lnea
de carga hipottica, obtendremos la Caracterstica de
transferencia del transistor

Las intensidades de saturacin

para cada VGS se llaman IDSS, y
responden a la siguiente ley:

VGS Vt
IDSS ID ( on )

VGS ( on ) Vt

Parmetros ms significativos del MOSFET Acumulacin

ID(on)
VGS(on)
VDS(on)

RDS(on)

Vt=VGS th

Valores que el fabricante suministra en un

punto de funcionamiento, llamado ON,
que normalmente el de mxima
conduccin del transistor, cuando trabaja
como interruptor

Tensin de umbral, mnima necesaria

para la conduccin del canal

2.- MOSFET de empobrecimiento.

S

Sustrato (B)

Sustrato (B)

MOSFET de
empobrecimiento de canal N

MOSFET de
empobrecimiento de canal P

Se observa que a diferencia de lo que ocurre en

los MOSFET de acumulacin, existe un
(pequeo) canal de conduccin entre drenador y
surtirdor.

67

2.- MOSFET de empobrecimiento.

Para VGS = 0 V, el transistor puede conducir
pequeas corrientes de drenador a surtidor.
Con tensiones VGS negativas en MOSFET de
canal N (o positivas en MOSFET de canal P), se
estrangula el canal hasta su eliminacin, igual
que en los JFET.
Con tensiones VGS positivas en MOSFET de
canal N (o negativas en MOSFET de canal P), se
puede agrandar el canal, consiguiendo mayor
conduccin de drenador a surtidor, igual que en
los MOSFET de enriquecimiento.

N
P

Sustrato (B)

68

Transistor MOSFET de Empobrecimiento o Deplexin

En este transistor ya existe, de

principio un canal de
conduccin de tipo N
Metal

xido
Contacto no
rectificador

Canal
Sustrato tipo p

(b) Smbolo de circuito

(a) Estructura fsica

Admite tensiones VGS tanto positivas como negativas

Si VGS fuera positiva el canal se enriquece de electrones
y aumentar la conduccin. (Acta como el transistor de
enriquecimiento)

Si VGS fuera negativa el canal se vaca de electrones

disminuyendo la intensidad de drenador (Acta como un
JFET de canal N)

Parmetros ms significativos del MOSFET empobrecimiento

IDSS=IDSo

VDSsat
Vt=VGS th
RDS(on)

Corriente de saturacin para VGS=0

Tensin VDS necesaria para entrar en saturacin para VGS=0
Tensin de umbral, VGS que corta el canal o la mnima
necesaria para la conduccin del canal
Resistencia del canal para la mxima conduccin del
transistor

Las ecuaciones de funcionamiento en la zona de saturacin

son las mismas que las del transistor JFET:
VDS sat = VGS - Vt

VGS
IDSsat IDSo1
Vt

(a) JFET

(a) JFET

(b) MOSFET de deplexin

(c) MOSFET de acumulacin

(b) MOSFET de deplexin

(c) MOSFET de acumulacin

Figura 5.47. Corriente de drenador en funcin de vGS en la regin de saturacin

para dispositivos de canal n.

En general, todo lo que se puede hacer con

transistores BJT, se puede hacer tambin con
transistores FET.
Ventajas fundamentales:
Alta impedancia de entrada, que permite un
control con poca potencia.
Gran velocidad de conmutacin.
Poco sensibles a la temperatura.

Ampliamente utilizados en circuitos integrados, tanto

analgicos como digitales.

73

PROBLEMAS GRUPO