Documentos de Académico
Documentos de Profesional
Documentos de Cultura
55 , 70 ns tiempos de acceso
CMOS para la velocidad ptima / potencia
Fcil ampliacin de almacenamiento con CE1 , CE2 , y las caractersticas de la
OE
Entradas y salidas compatibles con TTL
Automtico de apagado cuando no est seleccionada.
Descripcin funcional
El CY6264 es un alto rendimiento CMOS RAM esttica organizada como 8192
palabras de 8 bits . Fcil ampliacin de almacenamiento es proporcionado por un
chip BAJO activo habilitar ( CE1 ) , un activo ALTO habilitacin en chip ( CE2 ) , y
la salida BAJA activa habilitar ( OE ) y los conductores de tres estados . Ambos
dispositivos tienen un poder- automtica caracterstica abajo ( CE1 ) , lo que
reduce el consumo de energa ms del 70 % si se anula la seleccin . El CY6264
se envasa en una 450 milsimas de pulgada ( 300 milsimas de pulgada del
cuerpo) SOIC . Un activo de escritura baja seal de habilitacin ( WE ) controla la
escritura / operacin de lectura de la memoria. Cuando las entradas CE1 y
nosotros son bajos y CE2 es ALTO, los datos sobre los datos de ocho pines de
entrada / salida (I / O0 a travs de I / O7 ) se escribe en la memoria ubicacin
abordado por la direccin actual en la direccin pasadores ( A0 a travs de A12 ).
La lectura del dispositivo se logra mediante la seleccionar el dispositivo y que
permite las salidas , CE1 y OE BAJO activo , CE2 ALTO activo , mientras que
nosotros permanece inactiva o ALTA . En estas condiciones, el contenido de la
posicin direccionada por la informacin sobre los pines de direccin est
presente en la entrada de ocho datos / pines de salida. Los pines de entrada /
salida se mantienen en un estado de alta impedancia a menos se selecciona el
chip, las salidas estn activadas, y escribir permite ( WE ) es alto . Una capa de
matriz se utiliza para asegurar la inmunidad alfa.
Gua de seleccin
Tiempo Mximo de Acceso (ns)
Corriente de funcionamiento mxima ( mA )
Corriente mxima en reposo ( mA )
CY6264-55
55
100
20/15
CY6264-70
70
100
20/15
Calificaciones Mximo
(Por encima de lo que la vida til puede verse afectada. Para obtener
instrucciones de usuario, no probado)
Temperatura de almacenamiento............................................... -65 C a + 150 C
Temperatura ambiente con
Potencia aplicada........................................................................ -55 C a + 125 C
Tensin de alimentacin al potencial de tierra................................... -0.5V a + 7.0V
Tensin de CC aplicada a las salidas
en High Z Estado [ 1 ] ...................................................................... . -0.5V a + 7.0V
DC Tensin de entrada [ 1 ] .............................................................. -0.5V a + 7.0V
Corriente de salida en salidas (LOW ) ........................................................... 20 mA
Esttica de descarga de tensin.................................................................. > 2001V
( segn la norma MIL -STD - 883 , Mtodo 3015 )
Latch -Up actual......................................................................................... > 200 mA
Rango de funcionamiento
alcance
ambiente
temperatura
Comercial
0 C a + 70 C
VCC
5V 10 %
descripcin
V CH
V CL
Tensin de salida
BAJA
Entrada de alta tensin
De entrada de bajo
voltaje [ 1 ]
Entrada de corriente de
carga
fuga de salida
corriente
V IH
V IL
I IX
IOZ
IOS
ICC
ISB1
ISB2
salida Corto
Circuito de corriente [
2]
VCC de
funcionamiento
corriente de suministro
CE1 automtica
Power- Abajo actual
CE1 automtica
Power- Abajo actual
Condiciones de
la prueba
VCC = Min., IOH
= 4.0 mA
VCC = Min., IOL =
8.0 mA
6264-55
min
24
max
6264-70
min
24
0.4
unidad
Max
V
0.4
2.2
-0.5
Vcc
0.8
2.2
-0.5
Vcc
0.8
V
V
-5
+5
-5
+5
-5
+5
-5
|+5
VCC = Max.,
VOUT = GND
-300
-300
Ma
VCC = Max.,
IOUT = 0 mA
100
100
Ma
20
20
Ma
15
15
Ma
Capacidad
Parmetro
CIN
COUT
descripcin
capacitancia de
entrada
capacitancia de
salida
Prueba Condiciones
TA = 25C, f = 1 MHz,
VCC = 5.0V
Max .
unidad
Pf
Pf
Notas:
1. Tensin mnima es igual a -3.0V para duraciones de pulso de menos de 30 ns .
2. No ms de 1 de salida debe ser cortocircuitado a la vez. Duracin del corto
circuito no debe exceder los 30 segundos.
3. Probado inicialmente y despus de cualquier proceso de diseo o cambios que
puedan afectar a estos parmetros.
Las cargas de prueba de CA y formas de onda
Descripcin
Parmetro
6264-55
min
ciclo de lectura
tRC
Leer tiempo de ciclo
tAA
Discurso a los datos Vlido
tOHA
Retencin de datos de cambio de
direccin
tACE1
CE1 BAJA a datos Vlido
tACE2
CE2 ALTO a datos Vlido
tDOE
OE BAJA a datos Vlido
tLZOE
OE bajo a bajo Z
vtHZOE
OE ALTA a Mayor Z [ 5 ]
tLZCE1
CE1 bajo a bajo Z [ 6 ]
tLZCE2
CE2 mayor a menor Z
tHZCE
CE1 alta a alta Z [ 5 , 6 ]
CE2 menor a mayor Z
tPU
CE1 BAJA a Power-Up
6264-70
max
55
min
70
55
5
70
5
55
40
25
3
70
70
35
5
20
5
3
30
5
5
20
0
max
30
0
unidad
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
tPD
25
30
ns
50
40
30
40
0
70
60
50
55
0
ns
ns
ns
ns
ns
0
25
25
0
0
40
35
0
ns
ns
ns
ns
30
ns
ns
Notas:
4. Condiciones de la prueba asumen seal de tiempo de transicin de 5 ns o
menos , el momento de los niveles de referencia de 1,5 V , niveles de pulso de
entrada de 0 a 3.0V , y la carga de salida de la especificada
IOL / IOH y 30 pF - capacitancia de carga .
5. tHZOE , tHZCE , y tHZWE se especifican con CL = 5 pF como en la parte (b )
de cargas de prueba AC . La transicin se mide 500 mV de tensin de estado
estable.
6. En cualquier condicin de temperatura y el voltaje dado, tHZCE es menor que
tLZCE para cualquier dispositivo dado.
7. El tiempo de escritura interna de la memoria se define por la superposicin de
CE1 LOW, CE2 ALTO, BAJO y WE . Ambas seales deben ser bajos para iniciar
una escritura y, o bien
Seal puede terminar una escritura yendo ALTA . La entrada de los datos de
configuracin y mantenga el tiempo se debe hacer referencia a el flanco
ascendente de la seal de que termina la escritura.
Notas:
8. Dispositivo se selecciona de forma continua. Salvo error u omisin , CE = VIL . CE2 = VIH .
9. Direccin vlida antes o coincidente con BAJA transicin de la CE.
10. WE es alto para ciclo de lectura .
11. Los datos de E / S es de alta Z si OE = VIH , CE1 = VIH , o WE = VIL .
Notas:
8. Dispositivo se selecciona de forma continua. Salvo error u omisin , CE = VIL . CE2 = VIH .
9. Direccin vlida antes o coincidente con BAJA transicin de la CE.
10. WE es alto para ciclo de lectura .
Notas:
8. Dispositivo se selecciona de forma continua. Salvo error u omisin , CE = VIL .
CE2 = VIH .
9. Direccin vlida antes o coincidente con BAJA transicin de la CE.
10. WE es alto para ciclo de lectura .
11. Los datos de E / S es de alta Z si OE = VIH , CE1 = VIH , o WE = VIL .
Tabla de verdad
CE1
CE2
WE
H
X
X
X
L
X
L
H
H
L
H
L
L
H
H
OE
X
X
L
X
H
Entrada / Salida
alta Z
alta Z
Los datos de salida
Los datos de entrada
alta Z
pin
nmero
2
3
4
5
6
7
8
9
10
21
23
24
25
MODO
Desmarque / potencia- abajo
Deseleccione
leer
escribir
Deseleccione
CY6264-55SC
CY6264-70SC
CY6264-55SNC
CY6264-70SNC
paquete
nombre
Tipo de paquete
operativo
alcance
S23
S23
S22
S22
comercial
Comercial
Comercial
comercial
Nota:
13. No se recomienda para nuevos diseos.
Document #: 38-00425 -A
Los diagramas de paquetes
28 - Lead 450 -Mil ( 300 -Mil Ancho Cuerpo ) SOIC S22