UNIVERSIDAD FACULTA DE INGENIERIA

TECNOLOGICA ELECTRONICA Y
DEL PERU MECATRONICA

PROBLEMAS DE MATEMATICA DISCRETA
I. Se tienen los siguientes codigos binarios en modulo decimal, se
pide realizar lo siguiente: (implementar el diagrama circuital,
tablas de verdad)
Pesos de las
variables
Codigo bcd
Pesos de las
variables
Codigo aiken
8 4 2 2 4 2
A B C D ! " # $
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
0 1 0 1 1 0 1 0
0 1 1 0 1 1 0 0
0 1 1 1 1 1 0 1
1 0 0 0 1 1 1 0
1 0 0 1 1 1 1 1
A. Realizar la correccion de la segunda tabla, es decir convertir de
aiken a bcd. ( ptos.)
!. "tilizando el c.i. #$ls%, dise&ar un circuito sumado, el cual
mostrara como resultado la suma en bcd.( ptos.)
'. (ise&ar el circuito decodi)cador utilizando c.i. #$$# * #$$%,
+ue estara asociado a la salida del sumador, para ser
visualizado en displa,. (- ptos.)
(. .ostrar el circuito )nal, teniendo en cuenta el circuito
codi)cador de aiken a bcd , el circuito decodi)cador a la salida
del sumador para visualizar en displa,s. (- ptos.)
II. "tilizando el principio de multiple/acion se desea implementar la
siguiente 0uncion, utlizando un mu/ %:1. (1 ptos.)
2 3 4 (0, 1, , 1, #, %, 10, 1-, 1, 11)
UNIVERSIDAD FACULTA DE INGENIERIA
TECNOLOGICA ELECTRONICA Y
DEL PERU MECATRONICA

Se desea el diagrama circuital, tablas de 0uncionamiento, utilizar
como variable de dato la menos signi)cativa.

III. Se desea implementar un contador cu,a secuencia es:
53 0 0 6 - 6 $ 6 7 6 # 6 1 6 6 1 6 0
53 1 # 6 1 6 6 1 6 0 6 - 6 $ 6 7 6 #
Se pide diagrama circuital, tablas de estado, diagrama de estado,
tablas de e/itacion, utilizar 8 9d: ( 1 ptos.)
I;. (ise&ar un decodi)cador de 17 bits de salidas, utilizando
decodi)cadores de - a $ con enable, e implementar la siguiente
0uncion l<gica, dar el diagrama circuital , tablas de
0uncionamiento: (1 ptos.)





+ + + + = ) ( ) ( ) ( ) , , , ( D C C AB B A D C B A F
;. "sando el c.i. #$ls% (sumador paralelo binario) , el menor
numero de compuertas logicas adicionales un comparador de
igualdad de dos datos binarios a , b (de $ bits cada uno) , +ue el
resultado se presente a traves de una salida z de 1 bit tal +ue se
cumpla lo siguiente: (1 ptos.)
Si a 3 b z 3 =1>
Si a?@ b z 3 =0>
;I. "tilizando un mu/ %:1, se desea implementar la siguiente 0uncion
logica, dando el diagrama circuital, tablas de 0uncionamiento,
utilizar como variables de dato a, c: (1 ptos.)


+ + + = C B A ABD D C A D C A D C B A F ) , , , ( 4
;II. Implementar la siguiente 0uncion logica utilizando un
decodi)cadores de - a $ con enable, dar el diagrama circuital en
su)ciencias nor, tablas de 0uncionamiento , mapas de kargnautA.
_________ __________ __________ __________ __________
_ __________ __________ _______ __________
) ) (( ) ( ) , , , ( C B A C AB BC C B A A B C D F

+ + =
;III. (ise&ar un circuito multiplicador de dos numero (el multiplicando
constara de bits , el multiplicador de - bits), utilizar circuitos
UNIVERSIDAD FACULTA DE INGENIERIA
TECNOLOGICA ELECTRONICA Y
DEL PERU MECATRONICA

logicos , sumadores, dar el analsis , diagrama circuital, indicando
cual es el bit mas signi)cativo.
I5. "tilizando multiple/ores de -:1 dise&ar un multiple/or de %:1 e
implenetar la 0uncion logica, utilizar como variable dato a % c.
___
____ __________
___ ___
_ __________
_____ ______
) ( ) , , , ( C B DB C A BC A DBC A D C B A F + + + + + =

5. Se pide implentar el siguiente contador en donde la secuencia es
tal como se muestra:
Secuencia: - 6 6 # 6 1 6 7 6 1- 6 1 6 10 6 % 6 11 6 11 6 0
"tilizar 8 9Bk: para los bits (&sb) , 9t: para los bits (lsb), todos
activos por Canco de baBada, utilizar su)ciencia nand'
5I. (ise&ar un circuito multiplicador de dos numero (el multiplicando
constara de bits , el multiplicador de - bits), utilizar circuitos
logicos , sumadores, dar el analsis , diagrama circuital, indicando
cual es el bit mas signi)cativo.

5II. Se pide implentar el siguiente contador en donde la secuencia es
tal como se muestra:
Secuencia: - 6 6 # 6 1 6 7 6 1 D 11 6 1- 6 11 6 1$ 6 $ 6 7
"tilizar 8 9Bk: (msb) 6 9d: 6 9d: 6 9Bk: (lsb), todos activos por
Canco de baBada, utilizar su)ciencia nand, para la circuiteria.
5III.Implementar la siguiente 0uncion logica utilizando un
decodi)cadores de - a $ con enable, dar el diagrama circuital en
su)ciencias nand, tablas de 0uncionamiento , mapas de
kargnautA.
_________ __________ __________ __________ __________
_ __________ __________ _______ __________
) ) (( ) ( ) , , , ( C B A C AB BC C B A A B C D F

+ + =
5I;. (ise&ar un circuito multiplicador de dos numero (el multiplicando
constara de bits , el multiplicador de $ bits), utilizar circuitos
logicos , sumadores, dar el analsis , diagrama circuital, indicando
cual es el bit mas signi)cativo. Euego de implementarlo describir
el 0uncionamiento.
UNIVERSIDAD FACULTA DE INGENIERIA
TECNOLOGICA ELECTRONICA Y
DEL PERU MECATRONICA

5;. "tilizando multiple/ores de -:1 dise&ar un multiple/or de %:1 e
implenetar la 0uncion logica, utilizar como variable dato a c d.
___
____ __________
___ ___
_ __________
_____ ______
) ( ) , , , ( C B DB C A BC A DBC A D C B A F + + + + + =

5;I. Se pide implentar el siguiente contador en donde la secuencia es
tal como se muestra:
Secuencia: - 6 6 # 6 1 6 7 6 - 6 6 0 6 1 6 1 6 0
"tilizar 8 9Bk: (msb) 6 9d: 6 9d: 6 9Bk: (lsb), todos activos por
Canco de baBada, utilizar su)ciencia nand, para la circuiteria,
dise&ar un circuito +ue permita resetar la serie e inicial la
cuenta en el primer numero de la serie.
5;II. Implementar un decodi)cador con enable, +ue permita
implementar la 0unci<n descrita, se pide: (7 ptos)
- Implementar el decodi)cador utilizando decodi)cadores de
- a $ con enable.
- (ar el diagrama circuital de la 0unci<n en su)ciencias nand'





+ + + + = ) ( ) ( ) ( ) , , , ( 2 D C C AB B A D C B A F
5;III. "tilizando multiple/ores de -:1 dise&ar un multiple/or de %:1 e
implementar la 0unci<n l<gica, utilizar como variable da(o) a % c.
(7 ptos)
UNIVERSIDAD FACULTA DE INGENIERIA
TECNOLOGICA ELECTRONICA Y
DEL PERU MECATRONICA



5I5. Se pide implementar el siguiente contador en donde la secuencia
es tal como se muestra: (% ptos)
Sec*encia) - 6 $ 6 7 6 1 6 F 6 11 6 1 6 10 6 % 6 1$ 6 11 6 0
"tilizar el siguiente orden. 9d: (&sb) 6 9d: 6 9Bk: 6
9Bk: (lsb), todos activos por Canco de subida.
(ar el diagrama circuital de las 0unciones en su)ciencia
nand'
Gener en cuenta el +rese( % clear'