PRACTICA IV EL FET EN ALTA FRECUENCIA

I. INTRODUCCIN TERICA
Tal y como en el anlisis de BJT en alta frecuencia, el comportamiento como de los transistores FET en
alta frecuencia est determinado por las capacitancias internas, el cual tiene capacitancias de la
compuerta al drenaje, al sustrato y a la fuente. Debido a las particularidades de los JFET como
amplificadores cuentan con un gran ancho de banda para trabajar en frecuencias altas, aunque esto a su
e! implica la reducci"n de ganancia en oltaje, por otra parte dado que presenta una impedancia alta
de entrada a medida que la frecuencia aumenta este disminuye, y a su e! debido a esta impedancia de
entrada el anlisis de ganancia en corriente carece de sentido, pues la corriente de entrada es
apro#imadamente cero. El modelo en frecuencia del FET se presenta en la imagen 01, este modelo es
muy efectio dado que su topolog$a puede ser aplicada a los % tipos de transistores FET.
Imagen 01- Modelo alta frecuencia FET
&a resistencia '
D
e#iste s"lo si el transistor est polari!ado en regi"n actia, dado que en las otras
regiones o bien tiene a infinito (en corte) o a cero (en saturaci"n).
*ara el dise+o de ,ste anlisis fueron usadas las ecuaciones -, ., %, /, 0, 1, 2, 3, y 4.
(Ecuaci"n -)
(Ecuaci"n .)
(Ecuaci"n %)
5on la ecuaci"n de 6choc7ley8
(Ecuaci"n /)
(Ecuaci"n 0)
(Ecuaci"n 1) (Ecuaci"n 2)
(Ecuaci"n 3)
(Ecuaci"n 4)
II. DISEO
6e dise+" un circuito en configuraci"n source com9n 65, para esto se utili!" el transistor JFET ref.
.6:-2;, abstrayendo de la hoja de datos como se puede obserar en el anexo 03, el <
D66
= -%m>,
?
@6AFF
B;,3. Debido a que el transistor JFET se caracteri!a por tener una impedancia de entrada muy
grande, para el dise+o, se consider" una . 6e usa polari!aci"n uniersal y se hallan los alores para '
D
,
'
6
, '-, '. C '
&
.
De la ecuaci"n -, como <
@
= ;, entonces8
*ara garanti!ar una ganancia y por lo tanto una polari!aci"n adecuada, aplicando las ecuaciones . y %8
Despejando de la ecuaci"n de 6choc7ley (Ecuaci"n /)
>hora para las resistencias '
6
y '
D
tenemos, de la ecuaci"n 0
De la ecuaci"n 38
*ara las resistencias '- y '., se calculan alores de las ecuaciones 1 y 28
*ara '
D
usamos m#ima transferencia de potencia, as$8 '
D
= '
&
= -,/:D, obteniendo as$, el siguiente
dise+o para el circuito planteado8
Q1
2SK170
C1
47uF
C2
1mF
C3
47uF
R1
1.4k
R2
37.5M
R3
1.02M
R4
123
R5
1.4k
V1
10mVpk
1kHz
0
VCC
15V
1
VCC
2
3
5
6
0
*ara la ganancia, anali!ando el equialente en >5, tenemos8
*ara hallar gm, nos basamos en las siguientes ecuaciones8
*ara hallar 'ds, nos basamos en la grfica proporcionada del datasheet del .6:-2; del anexo 03, ya
que est dada por la siguiente relaci"n8
;.
Teniendo en cuenta que debemos manejar una 'g relatiamente grande, por la impedancia de entrada
tan eleada de este transistor, utili!amos una 'g = 0;;D, adems 5rss y 5iss los obtenemos
basndonos en el datasheet y anali!ando el circuito, tenemos que8
5gs = 5iss E 5rss = %-pF E 1 pF = .0 pF
5gd = 5rss = 1pF
Abteniendo la frecuencia 9til de corte8
*or 9ltimo se halla la impedancia de entrada a -; :F!8
<mpedancia de entrada a la frecuencia 9til calculada %,24 GF!8
<mpedancia de entrada a la frecuencia 9til obtenida en la prctica ..0 GF!8
III. SIMULACION
Simulacin 01 Montaje JFET para la configuracin ource com!n en la f " 10 #$%
Simulacin 0& 'iagrama de (ode para el die)o configuracin ource com!n JFET
IV. TOMA DE DATOS
1. 6e reali!a el respectio montaje del dise+o planteado para la polari!aci"n del transistor JFET canal H
en configuraci"n ource com!n* El transistor utili!ado para el presente practica es fue el .6:-2;
.
>dems se utili!a una resistencia de carga de -./ :D, '
D
= -./ :D, '
6
= -.; D, '
-
= %2.0 GD, '
.
=
-.;. GD.
2. *osteriormente se erifica los oltajes y corrientes correspondientes del dise+o, para el debido
funcionamiento a tra,s de la lectura del mult$metro obteniendo resultados cercanos a <
5I
J 0.0 m>,
?
D6
J 0 ?, y ?
DD
= -0 ?.
3. &uego se efect9a un barrido de frecuencias iniciando en -; :F! hasta -; GF!, y por medio del
osciloscopio se obtiene la ta+la 01, se obsera la se+al de entrada y la se+al de salida.
Frecuencia
,oltaje de
entrada
,oltaje
de alida
-anancia de
,oltaje .
/
Medido
0alculad
o
Medid
o
0alculad
o
-; :F! -23 m? -.%. ? 2./- 2,/;.
-3;K
-3;K
-;; :F! -3; m? -.%/ ? 2.// 2,/;.
-3;K
-3;K
0;; :F! -21 m? -.%. ? 2.0 2,%%
-3;K
-3;K
- GF! -21 m? -../ ? 2.;/ 2,-1
-10K
-3;K
. GF! -13 m? -.;2 ? 1.%1 1,01
-0;K
-21L
2.5 MHz 170 mV 1.02 V 6 602
135!
172"
% GF! -1/ m? 31; m? 0../ 0,3
-%.K
-10L
%.0 GF! -1; m? 3;; m? 0 0,//
-./K
-1.L
0 GF! -2; m? 1-1 m? %.1. /,/4
-.;K
-02L
2 GF! -2; m? /2. m? ..22 %,0%
--1K
-0.L
-; GF! -2; m? %3; m? ...% .,1.
-;0K
-/2L
Ta+la 01*
En la ta+la 01 se puede obserar que la frecuencia 9til encontrada para el respectio montaje en
configuraci"n source com9n es ..0 GF!. &a imagen 03 corresponde a la frecuencia de .,0 GF!, se
puede obserar un desfase de la se+al de salida con respecto a la se+al de entrada de -%0K por tanto se
parte de la hip"tesis que en esa frecuencia es nuestra f
F?
para la configuraci"n de source com9n de
transistor JFET, que es cuando la ganancia cae el 2;M. &a imagen 01 del lado derecho corresponde a la
frecuencia de -; :F! donde se puede apreciar que e#iste un desfase de -3;K, natural de esta
configuraci"n antes de la frecuencia 9til.

Imagen 03 f
$,
frecuencia &*2 M$%3 Imagen 01 Frecuencia 10 #$%*
#. @rfica > E f anexo 01.
5. *osteriormente se mide la impedancia de entrada en f
F?
= .,0 :F!, obteniendo a partir de la
medici"n reali!ada por medio de un potenci"metro, el osciloscopio y aplicando el teorema de m#ima
transferencia de potencia, el alor de ;.2 :D continuamente se procede a medir la impedancia de
entrada para una frecuencia -; :F!, obteniendo un alor de 22 :D. 6e puede anali!ar y comparar a
partir de estos datos que la impedancia de entrada se reduce significatiamente al aumentar la
frecuencia en este caso apro#imadamente disminuyo -;; eces del alor obtenido en la frecuencia 9til
con respecto a la primera frecuencia de barrido, perdiendo as$ para frecuencia alta una de su principales
caracter$sticas y entajas de este tipo transistores jfet4 como es su alta impedancia de entrada.
6. 5omparando el JFET en configuraci"n source com9n, donde se obtiene una frecuencia 9til de ..0
GF!, con las respuestas en frecuencia de las diferentes configuraciones de BJT se puede obserar que
la configuraci"n del jfet en source com9n nos proporciona un mayor ancho de banda a comparaci"n del
emisor com9n que fue -.. GF! y base com9n -.0 GF! como consecuencia de ello se presenta en el
JFET una menor ganancia. 'especto a la fase su comportamiento es similar al emisor com9n debido a
que antes de la frecuencia 9til presenta un desfase de apro#imadamente -3;K, debido a que son
amplificadores inersores.
V. AN$LISIS DE RESULTADOS
*ara el anlisis de resultados se muestra la tabla ;., la cual contiene los errores entre datos calculados y
medidos.
Frecuenci
a
@anancia (>
?G
)
Gedido 5alculado
E%%&%
'()
Gedido 5alculado
E%%&%
'()
-; :F! 2./- 2,/;. ;.- -3;K -3;K ;
-;; :F! 2.// 2,/;. ;.0 -3;K -3;K ;
0;; :F! 2.0 2,%% .,1 -3;K -3;K ;
- GF! 2.;/ 2,-1 -,12 -10K -3;K 3,%%
. GF! 1.%1 1,01 %,;/ -0;K -21L -/,2
2.5 MHz 6 602 033 135! 172" 215
% GF! 0../ 0,3 4,10 -%.K -10L .;,;
%.0 GF! 0 0,// 3,;3 -./K -1.L .%,/
0 GF! %.1. /,/4 -4,2 -.;K -02L .%,0
2 GF! ..22 %,0% .-,0 --1K -0.L .%,1
-; GF! ...% .,1. -/,3 -;0K -/2L .3,0
@enerali!ando los porcentajes de error son peque+os con respecto a la magnitud, lo cual indica que los
clculos efectuados fueron muy cercanos a los resultados obtenidos en la prctica, se puede er que a
medida que la frecuencia aument" la ganancia en la prctica no fue tan alta como se hab$a calculado.
*or otra parte con respecto al anlisis de fase, se obtuieron errores comparando con las mediciones, lo
cual sustenta los errores obtenidos en la magnitud. 6in embargo estos errores fueron menores en
relaci"n con las mediciones para las configuraciones reali!adas en BJT.
Estos errores podr$an deberse a la falta de e#actitud del montaje con respecto al dise+o. &os resultados
obtenidos en la frecuencia 9til del amplificador (f
F
) son
muy apro#imados a lo que se ten$a calculado.
VI. CONCLUSIONES
'eali!ando la prctica en el laboratorio, anali!amos y comparamos los resultados obtenidos con lo
aprendido te"ricamente, acerca del tipo de transistores y su funcionamiento en alta frecuencia. De esta,
podemos llegar a las siguientes conclusiones8
o >l empe!ar a trabajar en altas frecuencias, se eidencian los fen"menos capacitios en el transistor y
dejan de ser cuantitatiamente despreciables, pues la capacitancia es inersamente proporcional a la
frecuencia, disminuyendo la ganancia y cambiando la fase, este fen"meno se e ms eidenciado en
los transistores JFET.
o En este transistor, no se tiene la relaci"n de ancho de banda del dispositio por ganancia de corriente
(F
T
), pues al tener una impedancia de entrada muy eleada, la corriente es apro#imadamente ;.
o &a resistencia del sensor ('g), debe ser eleada, para aproechar mejor la entaja de estos
transistores, que es tener una impedancia de entrada grande.
o 5omparando los datos obtenidos en esta prctica con las anteriores, podemos er, que los
transistores JFET, proporcionan un mayor ancho de banda, que los transistores BJT, aunque en
consecuencia su ganancia es menor.
o Nna de las propiedades que tiene el transistor JFET al trabajar en altas frecuencias, es que, pierde su
gran irtud, tener una impedancia de entrada muy eleada, pues es una relaci"n inersamente
proporcional aunque no lineal.
o &a ganancia se mantiene apro#imadamente constante hasta que alcan!a F
F
, de ah$ en adelante, la
ganancia a disminuyendo, anal$ticamente en .;dB por d,cada.
o Entre ms constantes de tiempo hayan en el circuito, menor ser el ancho de banda que se obtenga,
lo cual se eidencio en la prctica.
o >l obtener la se+al de salida se puede obserar que se presenta menos ruido por las propiedades
intr$nsecas del JFET.