VHDL.

1




Materia: VHDL

Practica: hacer una compuerta and con el cpld

Nmero de Practica: 1

Nombre Del Alumno: David armando lozano vazquez

Nombre del Profesor: M.I. felix .

Carrera: Ingeniera Mecatrnica.



VHDL.


2

ndice
Introduccin.3
Objetivo..4
Marco terico.4
Material a utilizar7
Desarrollo de la prctica.7
Observaciones8
Conclusiones8










VHDL.


3

Introduccin.
CPLD (del acrnimo ingls Complex Programmable Logic Device) es
un dispositivo electrnico.
Los CPLD extienden el concepto de un PLD (del acrnimo
ingls Programmable Logic Device) a un mayor nivel de integracin ya que
permite implementar sistemas ms eficaces, ya que utilizan menor
espacio, mejoran la fiabilidad del diseo, y reducen costos. Un CPLD se
forma con mltiples bloques lgicos, cada uno similar a un PLD. Los
bloques lgicos se comunican entre s utilizando una matriz programable
de interconexiones, lo cual hace ms eficiente el uso del silicio,
conduciendo a una mejor eficiencia a menor costo. A continuacin se
explican brevemente las principales caractersticas de la arquitectura de
un CPLD.













VHDL.


4

Objetivo
El objetivo principal de esta prctica es el estudio del funcionamiento del cpld , lo
cual se realizara una compuerta and de dos entradas con el cpld.

Marco Terico.
CPLD
Un CPLD
Los CPLD extienden el concepto de un PLD (del acrnimo
ingls Programmable Logic Device) a un mayor nivel de integracin ya que
permite implementar sistemas ms eficaces, ya que utilizan menor
espacio, mejoran la fiabilidad del diseo, y reducen costos. Un CPLD se
forma con mltiples bloques lgicos, cada uno similar a un PLD. Los
bloques lgicos se comunican entre s utilizando una matriz programable
de interconexiones, lo cual hace ms eficiente el uso del silicio,
conduciendo a una mejor eficiencia a menor costo. A continuacin se
explican brevemente las principales caractersticas de la arquitectura de
un CPLD.


Matriz de Interconexiones Programables


Procesador de un CPLD de la marca Altera.
VHDL.


5

La matriz de interconexiones programables (PIM) permiten unir los pines
de entrada/salida a las entradas del bloque lgico, o las salidas del bloque
lgico a las entradas de otro bloque lgico o inclusive a las entradas del
mismo. La mayora de los CPLDs usan una de dos configuraciones para
esta matriz: interconexin mediante bloques o interconexin
mediante multiplexores.
El primero se basa en una matriz de filas y columnas con una celda
programable de conexin en cada interseccin. Al igual que en
las GAL esta celda puede ser activada para conectar/desconectar la
correspondiente fila y columna. Esta configuracin permite una total
interconexin entre las entradas y salidas del dispositivo o bloques lgicos.
Sin embargo, estas ventajas provocan que disminuya el rendimiento del
dispositivo, adems de aumentar el consumo de energa y el tamao del
componente.
En la interconexin mediante multiplexores, existe un multiplexor por cada
entrada al bloque lgico. Las vas de interconexin programables son
conectadas a las entradas de un nmero de multiplexores por cada bloque
lgico. Las lneas de seleccin de estos multiplexores son programadas
para permitir que sea seleccionada nicamente una va de la matriz de
interconexin por cada multiplexor la cual se propagara a hacia el bloque
lgico. Cabe mencionar que no todas las vas son conectadas a las
entradas de cada multiplexor. La rutabilidad se incrementa usando
multiplexores de mayor tamao, permitiendo que cualquier combinacin de
seales de la matriz de interconexin pueda ser enlazada hacia cualquier
bloque lgico. Sin embargo, el uso de grandes multiplexores incrementa el
tamao de dispositivo y reduce su eficiencia.

Bloques Lgicos
Un bloque lgico es similar a un PLD, cada uno pose un bloque de
compuertas AND y OR en forma de suma de productos, una configuracin
para la distribucin de estas sumas de productos, y macroceldas. El
tamao del bloque lgico es una medida de la capacidad del CPLD, ya que
de esto depende el tamao de la funcin booleana que pueda ser
implementada dentro del bloque. Los bloques lgicos usualmente tienen
de 4 a 20 macroceldas.
VHDL.


6

Macroceldas
Las macroceldas de un CPLD son similares a las de un PLD. Estas
tambin estn provistas con registros, control de polaridad, y buffers para
salidas en alta impedancia. Por lo general un CPLD tiene macroceldas de
entrada/salida, macroceldas de entrada y macroceldas internas u ocultas
(buried macrocells), en tanto que un 22V10 tiene solamente macroceldas
de entrada/salida. Una macrocelda interna es similar a una macrocelda de
entrada/salida, slo que esta no puede ser conectada directamente a un
pin de salida. La salida de una macrocelda interna va directamente a la
matriz de interconexin programable.

Celda de entrada/salida
La funcin de una celda de entrada/salida es permitir el paso de una seal
hacia dentro o hacia el exterior del dispositivo. Dependiendo del fabricante
y de la arquitectura del CPLD estas celdas pueden o no ser consideradas
parte del bloque lgico.
CPLD MAX 7000
Su Arquitectura de un CPLD es la forma en que estn organizados y a la
disposicin a los elementos internos del dispositivo. Son similares al
diagrama de bloque de un CPLD genrico, Teniendo la estructura clsica
PAL/GAL que nos permite generar las funciones suma de producto. Su
densidad vara entre dos bloques LAB y 16 bloques LAB, dependiendo del
dispositivo concreto de la serie que se vaya a utilizar.
1


Un bloque LAB es similar a un SPLD y que el tamao de los encapsulados
varan entre 44 y 208 pines, cabe mencionar que utilizan una tecnologa de
proceso basada en EEPROM. Las versiones que se pueden programar
dentro del sistema para ello se utilizan la interfaz estndar JTAG.
2





VHDL.


7

Material a utilizar

1 cpld
1 cables tipo red
1 fuente de voltaje 5v
1 protoboar si fuera necesario
1 Multimetro








Desarrollo de la prctica
Se conect todos los cablecillos tipo red se estaaron las
puntillas y se empez a programar y conectarla segn la lgica
o esquema de conexiones para realizar una compuerta and.
VHDL.


8



Observaciones y conclusiones
Al desarrollar la practica nos dimos cuenta de que al
desconectar un cablecillo de dejarlo en el aire lo consideraba
medio uno por lo que tuvimos que mandarlos a tierra para
eliminar el medio uno que nos generaba perturbaciones a la
hora de hacer la prctica.
En hora buena las practicas se llevaron a cabo con satisfaccin
VHDL.


9