Compuertas Lgicas

Mario Medina C. mariomedina@udec.cl

Compuertas lgicas

Circuito bsico

Dispositivos fsicos que representan las operaciones binarias estudiadas

n1 entradas binarias 1 o ms salidas binarias Implementa una funcin lgica de las entradas Elctricos Hidrulicos Mecnicos

Ejemplo: sumador LEGO

Ejemplos de sumadores binarios Tubos al vaco

Hecho en cartn Hecho en madera

Compuertas lgicas

Usuario ve la compuerta como caja negra

Hecho con Legos Hecho en metal

Toda expresin booleana puede implementarse fsicamente mediante la interconexin de puertas lgicas

Slo importa su comportamiento de salida No necesita conocer funcionamiento interno Conocer las condiciones de operacin

La representacin de los elementos interconectados se conoce como esquemtico.

Compuertas lgicas
Puertas lgicas bsicas

Puerta lgica AND

f = A*B Smbolos ms usados

AND: interseccin o producto lgico OR: unin o suma lgica NOT: complemento o inversin NAND y NOR: basadas en las anteriores XOR: OR exclusivo NEXOR: equivalencia o NOT XOR Buffers: acopladores

Simbologa militar o distintiva Simbologa rectangular o europea

Mario Medina C.

Puertas AND de ms entradas

La compuerta anterior puede extenderse a ms variables f = A*B*C*D

Puerta lgica OR

f=A+B

Diferencia conceptual y funcional entre producto lgico (AND) y suma lgica (OR), y sus pares aritmticos, ^ y v.

Puerta lgica NOT

Puerta lgica NAND

f = A

f = (A*B) = A + B

Tringulo + burbuja

AND con salida negada

Tringulo: funcin acopladora (buffer) Burbuja: funcin de inversin o complementacin

OR con entradas negadas A|B (Sheffer Stroke) AB (Sheffer Stroke)

Otras notaciones

Henry M. Sheffer (1882 1964)

Puerta lgica NAND

Puerta lgica NOR

NAND es ms comn que AND

Ms fcil de fabricar Elctricamente ms conveniente NAND es conjunto funcionalmente completo Es posible construir otras compuertas lgicas utilizando solamente compuertas NAND

f = (A + B) = A*B OR con salida negada

AND con entradas negadas AB (Peirce Arrow) AB (Quine Dagger)

Otras notaciones

Charles S. Peirce (1839 1914)

Mario Medina C.

Puerta lgica XOR

Puerta lgica NEXOR

f = AB = AB + AB

f = AB = AB + AB

Salida es 1 si las entradas son diferentes Operador de desigualdad Salida es 1 si paridad es impar XOR de 2 entradas es comn

Salida es 1 si las entradas son iguales Operador de equivalencia Llamado tambin XNOR, NXOR Salida es 1 si paridad es par

Posible XOR de 3 o ms entradas, pero es raro

Puerta buffer

Conjuntos funcionalmente completos

f=A

Conjunto funcionalmente completo

Operadores pueden implementar cualquier funcin de conmutacin

Salida es igual a la entrada Compuerta mejora caractersticas elctricas de la seal

Conjunto {AND, OR y NOT} es funcionalmente completo

Aumenta la corriente Mejora las transiciones 01 y 10

Pero, AND es OR con entradas y salida negadas Y, OR es AND con entradas y salida negadas

Entonces, conjunto {OR, NOT} es completo Tambin lo es {AND, NOT}

Conjuntos funcionalmente completos

NOR con ambas entradas unidas es un NOT NAND con ambas entradas unidas es NOT Las funciones {NAND} y {NOR} son, cada una, conjuntos funcionalmente completos

Conjuntos funcionalmente completos

Importancia de conjuntos funcionalmente completos y equivalencias entre funciones

Toda funcin de conmutacin puede implementarse usando slo compuertas NAND compuertas NOR

No disponibilidad de uno o varios tipos de puertas lgicas X X disponibles,pero no ambas Requerimientos elctricos especficos Costos de implementacin Menor nmero de puertas generalmente no implica simplicidad de implementacin

Mario Medina C.

Equivalencias entre puertas

AND + NOT AND OR + NOT NAND NOR

Lgica positiva y negativa

En la prctica, compuertas lgicas no funcionan con 0s y 1s

Manuales de fabricantes especifican niveles lgicos de voltajes H y L

OR

NAND

Lgica positiva asume que H = 1 y L = 0 Lgica negativa asume que H = 0 y L = 1 Interpretacin de H y L asigna funciones lgicas diferentes al mismo circuito

NOR

Lgica positiva y negativa

Lgica positiva y negativa

Fabricantes expresan el comportamiento fsico real El usuario interpreta las seales El equivalente en lgica negativa de una funcin en lgica positiva es el dual de la funcin Las definiciones de puertas (AND, OR, etc) se refieren siempre a lgica positiva para entradas y salidas.

Datos Fabricante
A L L H H B L H L H f L L L H

Lgica Positiva
A 0 0 1 1 B 0 1 0 1 f 0 0 0 1

Lgica Negativa
A 1 1 0 0 B 1 0 1 0 f 1 1 1 0

Lgica positiva y negativa

Ejemplo: apertura de una vlvula

Para evitar confusiones, use solo lgica positiva o negativa en el diseo

Vlvula se abre slo si se cumplen A y B

Esto no siempre es posible Una salida activa alta puede conectarse a una entrada activa baja

Puede haber lgicas mezcladas

A: peticin de llenado B: estanque vaco C: apertura de vlvula

C (activa alta) A (activa baja) C (activa baja)

A (activa alta) B (activa alta) Lgica Positiva

Una seal activa alta (baja) indica que la accin esperada se produce cuando el voltaje es alto (bajo)

B (activa baja) Lgica Negativa

Mario Medina C.

Ejemplo: apertura de una vlvula

Ejemplo: apertura de una vlvula

Puede resultar confuso interpretar el tipo de lgica con que se disea un esquemtico.

Esquema anterior cumple con lo requerido

Convenciones
Todas las puertas usan lgica positiva Marcar explcitamente seales activas bajas Burbuja en la entrada o salida correspondiente
A (activa baja) C (activa baja)

Complicado de entender por ops. de inversin Convencin

A puerta, con salidas activas bajas (bubble matching) (activa baja) C A (activa baja) (activa baja) C B (activa baja) (activa baja) Bubble mismatch B (activa baja)

hacer corresponder las entradas activas bajas de una

B (activa baja)

Notaciones alternativas

Circuitos integrados
Conjunto de resistencias, diodos y transistores fabricados en una sola pieza de material semiconductor (generalmente silicio) llamada sustrato (die) El chip se encuentra dentro de un receptculo plstico o cermico que tiene pines para la interconexin

Dual Inline Package (DIP) Plastic Leaded Chip Carrier (PLCC)

Ejemplos de circuitos integrados

Encapsulados tpicos de SSI y MSI

DIPs, SOICs y PLCCs

Componentes DIP Componentes SOIC (Dual In-line Package) (Small Outline Inline Package)
0.740 0.770 in.
14 13 12 11 10 9 8 14 13 12 11 10 9

0.335 0.334 in.

8

0.250 0.010 in.

1 2 3 4 5 6 7

0.228 0.244 in.

Pin no.1 identifiers

14 1

Lead no.1 identifier

14 1

Mario Medina C.

Encapsulados tpicos de LSI

Clasificacin de complejidad de circuitos integrados

Circuitos integrados digitales

Conjunto de puertas logicas fabricadas sobre una misma base semiconductora Han tenido un desarrollo sostenido tendiente a:
Reducir el tamao fsico Reducir el retardo Reducir el consumo de potencia Incluir funciones ms complejas Reducir los costos de fabricacin

Clasificacin de CI por escala de integracin

Fabricacin de circuitos integrados

Chips SSI y MSI vistos en clases se usan como interfaz para CI ms complejos
Complejidad Small Scale Integration (SSI) Medium Scale Integration (MSI) Large Scale Integration (LSI) Very Large Scale Integration (VLSI) Ultra Large Scale Integration (ULSI) Giga Scale Integration (GSI) Compuertas por chip menos de 12 12 a 99 100 a 9999 10000 a 99999 100000 a 999999 1000000 o ms

Wafer de silicio de 5 con cientos de pequeas IC dies

Familia TTL (TransistorTransistor Logic)

Familia TTL
Chip ID. 7400 7408 7432 7486 7410 7411 7427 7420 7421 7404 7430 Funcin Quad 2 input NAND Quad 2 input AND Quad 2 input OR Quad 2 input XOR Triple 3 input NAND Triple 3 input AND Triple 3 input NOR Dual 4 input NAND Dual 4 input AND Hex Not 8-input NAND

Utilizan transistores bipolares (PNP - NPN)

Familia ms popular de circuitos integrados Todos los chips de esta serie comienzan con este nmero (7400, 7402, 7438, etc)
Subfamilias derivadas incorporan nuevas tecnologas Idntica configuracin de pines y operacin lgica Diferencias estn en caractersticas elctricas (potencia, velocidad, etc)

C. I. de la familia TTL usan 0V y 5V (Vcc) como estados lgicos 0 y 1

Mario Medina C.

Configuraciones de IC tpicos
VCC 14 13 12 11 10 9 8 VCC 14 13 12 11 10 9 8 VCC 14 13 12 11 10 9 8 VCC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 GND 1 2 3 4 5 6 7 GND 1 2 3 4 5 6 7 GND 1 2 3 4 5 6 7 GND

Familias TTL

Tecnologa Schottky: alta frecuencia de conmutacin y uso eficiente de la potencia

Serie TTL Prefijo 74 74L 74F 74S 74LS 74AS 74ALS 74LV Ejemplo 7404 74L04 74F04 74S04 74LS04 74AS04 74ALS04 74LV04 Estndar Baja potencia Alta velocidad Schottky Schottky baja potencia Schottky avanzada Schottky avanzada de baja potencia Bajo voltaje (3.3V)

'00
VCC 14 13 12 11 10 9

' 02
VCC 14 13 12 11 10 9

'04
VCC 14 13 12 11 10 9

'08
VCC 14 13 12 11 10 9

'10
VCC 14 13 12 11 10 9

7 GND

'11
VCC 14 13 12 11 10 9

7 GND

'20
VCC 14 13 12 11 10 9

7 GND

'21
VCC 14 13 12 11 10 9

7 GND

'27

7 GND

'30

7 GND

'32

7 GND

'86

7 GND

Familias CMOS
Posteriores a tecnologa TTL Menor consumo de potencia Usan VDD en rango 4V a 15V como 1 lgico

Familias CMOS

La mayora son elctricamente compatibles con TTL

Serie CMOS Estndar CMOS High-Speed CMOS Very High-Speed CMOS Fast CMOS High-Speed TTL Compatible Advanced CMOS Advanced High-Speed CMOS Bajo voltaje (3.3V, 5V) Prefijo 74C 74HC 74VHC 74FC 74HCT 74AC 74AHC 74LVX Ejemplo 74C04 74HC04 74VHC04 74FC04 74HCT04 74AC04 74AHC04 74LVX04

Familia 4000: alternativa independiente a TTL Familia 74C: funcionalidad compatible con TTL

74C04 es lgicamente igual a 7404

Familia 74CT: Voltajes compatibles con TTL

Retardos en puertas lgicas

Retardos de las compuertas

Hemos considerado slo el comportamiento esttico de los circuitos combinacionales

Considerar comportamiento dinmico

Salida depende slo de la combinacin de las entradas al circuito

Cmo vara la salida en funcin del tiempo

Seales en un circuito viajan por mltiples caminos con retardos diferentes

Propagacin de seales por los cables no es instantnea Distintas puertas lgicas presentan retardos diferentes

Puede producir pulsos espurios en la salida (glitches)

Mario Medina C.

Comportamiento dinmico de un pulso lgico

Retardos en puertas TTL

Retardos 10 (1) y 01 (2) suelen ser distintos

Especificados por el fabricante

Mximo Componente TTL 7400 74H00 74L00 74LS00 74S00 74LS02 74LS86A tpHL 15 10 60 15 5 15 22 tpLH 22 10 60 15 4.5 15 30 Tpico tpHL 7 6.2 31 10 3 10 13 tpLH 11 5.9 35 9 3 10 20

Mario Medina C.