EXAMEN DE SISTEMAS ELECTRONICOS DIGITALES 1er Curso IAIEI. NOMBRE:________________________ Septiembre 2005. Duracin Total: 2:30 hrs.

. Valor total del examen 10 puntos. Lee detenidamente los enunciados y exponga claramente los resultados. Problema 1 (3 puntos). Multiplicacin de punto flotante (PF) a punto fijo. Primero, obtenga la operacin de multiplicacin de dos nmeros (A*B) representados en PF. Posteriormente utilice el algoritmo de Booth para obtener el resultado de A*B en punto fijo con longitud 8 bits para los datos. Recuerde la representacin de IEEE754: Su representacin en el estndar de 32 bits es: 0 10000111 00000010100000000000000
Mantisa (23 bit) Exponente (8 bits) Signo (1 bits)

A= 0 10000010 01000000000000000000000 B= 1 10000010 00000000000000000000000

1.a) Obtenga el valor de A*B en Punto flotante. 1.b) Obtenga el valor de A*B en Punto fijo. Para ello, represente A y B en binario y obtenga de nuevo A*B por medio del algoritmo de Booth utilizando un rango de 8 bits. Problema 2. Sistema de procesamiento numrico. Este sistema procesar el siguiente algoritmo Z(i) = [A(i) - B(i) + C(i) ] 3. Los datos vienen en 4 bits en binario natural. El resultado se dar en 8 bits. Se pide analizar y disear un sistema buscando optimizar recursos de tiempo y rea. 2.1 (1.5 puntos). Planificacin del algoritmo: 1) Indique en una lista la secuencia y las operaciones para un ciclo del algoritmo. 2) Haga un diagrama de bloques general del sistema detallando los subsistemas y su ruta de datos, utilizando bloques sumadores, multiplicadores y registros de 4 bits. 3) Disee el bloque sumador/restador y el bloque multiplicador. 4) Calcule el tiempo necesario para una operacin del algoritmo en nanosegundos, utilizando retardos para puertas de 5 ns, y para los registros de Tp=5 ns y Tsetup=2 ns. 2.2 (2.5 puntos). Optimizacin en tiempo. 1) Planifique con segmentacin lineal. No reutilice unidades funcionales, en esta versin no tenemos limitacin de rea. Registre donde sea necesario analizando el paralelismo de operaciones. 2) Dibuje una tabla de reserva segn el pipeline diseado anteriormente, indicando al menos dos ciclos de operacin del algoritmo. 3) Calcule el tiempo de operacin para un nmero ilimitado de datos a la entrada. 4) Indique la aceleracin obtenida respecto al apartado 2.1. 2.3 (3 puntos). Optimizacin en rea. 1) Planifique un pipeline reutilizando unidades funcionales. Disponemos de un solo un multiplicador y un sumador/restador. Utilice multiplexores del ancho que considere ptimo. Indique sus entradas, salidas y seales de control correspondientes. Recuerde indicar dnde est la salida de datos o los registros en donde se almacena la salida. 2) Dibuje la nueva tabla de reserva segn el pipeline diseado, indicando al menos dos ciclos de operacin del algoritmo. 3) Indique la aceleracin obtenida respecto al apartado 2.1 y 2.2. 4) Dibuje el diagrama de estados del control para este caso, detallando las entradas y salidas necesarias para la temporizacin del sistema por medio de una tabla. 5) Por ltimo, indique en una tabla el nmero de puertas, registros de 4 bits y frecuencia de operacin para cada apartado anterior (2.1, 2.2 y 2.3).