Tema 1 Tecnologa de Fabricacin de CI .

1.1 Introduccin. Obtencin de obleas para circuitos integrados. 1.1.1 Purificacin del substrato 1.1.2 Crecimiento en volumen 1.1.3 Cortado, limpiado y pulido 1.2 Tecnologa planar de silicio: Procesos bsicos para la fabricacin de circuitos digitales. 1.2.1 Proceso de Oxidacin trmica. 1.2.2 Proceso de litografa y grabado 1.2.3 Impurificacin (adicin de dopantes) 1.2.4 Formacin de capas delgadas (Deposiciones y Epitaxia) 1.3 Secuencia de fabricacin de un CMOS pozo n 1.4 Escalas de integracin: LSI, VLSI, ULSI.

1.1

Introduccin. Obtencin de obleas para circuitos integrados. (Unidad de aprendizaje 1)

En este tema estudiaremos como se hace un Circuito Integrado (C.I). La tecnologa usada en la fabricacin de un Chip se llama tecnologa planar esta permite una gran productividad. Veremos los principales procesos de la tecnologa planar y como esta se aplica para la construccin de un circuito CMOS, circuito fundamental de la electrnica digital.

Figura 1.1.1: Chips fabricados en una oblea de silicio Fuente: http://sharif.edu/~hessabi/Adv_VLSI/ slides/PROBETES.HTM

El primer paso de la produccin de un C.I. es la obtencin de una oblea de material semiconductor con estructura cristalina. Los semiconductores ms importantes para la fabricacin tanto de dispositivos discretos como de circuitos integrados son, con diferencia, el Silicio (Si) y el Arseniuro de Galio (GaAs). Los procesos que se siguen para conseguir una oblea semiconductora a partir de la materia prima son los siguientes: 1) Purificacin del substrato mediante tratamiento qumico 2) Crecimiento en volumen del cristal 3) Corte, limpiado y pulido de obleas.

Figura 1.1.2: Pasos para fabricacin de una oblea

la

Nos centraremos en explicar el proceso de fabricacin de una oblea de Si.

1.1.1

Purificacin del substrato (obtencin de Si puro) (UA 2)

Se parte de la cuarcita (SiO2) forma relativamente pura de arena. Esta se coloca en un horno junto con varias formas de carbn (hulla, coke, astillas de madera), dando lugar a la reaccin siguiente: SiC(slido) + SiO2(slido) Si(slido) + SiO(gas) + CO(gas) Esta reaccin produce silicio metalrgico (MGS) con una pureza del 98%. Este silicio no es todava lo suficientemente puro para poder utilizarlo en la fabricacin de circuitos electrnicos. Por tanto es necesario un proceso de purificacin. Para llevar a cabo tal proceso, el silicio es pulverizado y tratado con cloruro de hidrgeno para obtener triclorosilano (SiHCl3 ), de acuerdo con la reaccin: SiO2(slido) + 3HCl(gas) SiHCl3(gas) + H2(gas) A temperatura ambiente el triclorosilano es un lquido. La destilacin fraccionada de este lquido permite eliminar las impurezas indeseadas. A continuacin, el triclorosilano se reduce con hidrgeno para obtener silicio electrnico (EGS : Electronic Grade Silicon): SiHCl3(gas) + H2(gas) Si(slido) + 3HCl(gas) Esta reaccin tiene lugar en un reactor que contiene una barra de silicio caliente que sirve para que el silicio electrnico se deposite sobre ella. El EGS es un silicio policristalino de alta pureza (concentracin de impurezas en una parte por mil millones) y es el elemento de partida para crear silicio monocristalino. Clasificacin un material slido segn su ordenacin atmica: (a) (b) (c) Estructura cristalina Estructura amorfa Estructura policristalina

La estructura cristalina (a) y la amorfa (b) son ilustradas con una vista microscpica de sus tomos, mientras que la estructura policristalina (c) se muestra de una forma ms macroscpica con sus pequeos cristales con distinta orientacin pegados unos con otros

1.1.2

Crecimiento en volumen

Una vez que se ha conseguido silicio de alta pureza o EGS (Electronic grade Silicon). Para la fabricacin de un CI se requiere Silicio con estructura cristalina. Para conseguir un cristal de Si se pueden utilizar varias tcnicas. Las ms importantes son: a) El mtodo de Czochralski b) El mtodo de Zona Flotante (a) Mtodo de Czochralski. (Unidad de aprendizaje 3) El mtodo de Czochralski es el mtodo empleado en el 90% de los casos para obtener silicio monocristalino a partir de silicio policristalino (EGS). Este mtodo utiliza para el crecimiento de cristales un aparato denominado puller, que consta de tres componentes principales como muestra la Figura 1.1.3 (a) Un horno, que incluye un crisol de slice fundida (SiO2 ), un soporte de grafito, un mecanismo de rotacin (en el sentido de las agujas del reloj) un calentador y una fuente de alimentacin. (b) Mecanismo de crecimiento del cristal, que incluye un soporte para la semilla (muestra patrn del cristal que se pretende crecer) y un mecanismo de rotacin (en el sentido contrario al de las agujas del reloj). (c) Mecanismo del control de ambiente. Incluye una fuente gaseosa (argn por ejemplo), un mecanismo para controlar el flujo gaseoso y un sistema de vaciado.

Figura 1.1.3: Esquema de un Puller. Fuente:Libro VLSI technology de Sze

El proceso de crecimiento se detalla a continuacin: El silicio policristalino (EGS) se coloca en el crisol y el horno se calienta a una temperatura superior a la de fusin del silicio obtenindose el material fundido (MELT).

Figura 1.1.4: Silicio policristalino en un crisol de Fuente: http://www.sumcosi.com/laboratory/laboratory1.html

cuarzo.

Se suspende sobre el crisol una muestra pequea del tipo de cristal que se quiere crecer. Se introduce la semilla en el fundido, parte de la misma se funde, pero la punta de la misma an toca a la superficie del lquido. Se levanta lentamente la semilla. El progresivo enfriamiento en la interface slido-lquido proporciona silicio monocristalino con la misma orientacin cristalina que la semilla pero de mayor dimetro.

Figura 1.1.5: Proceso de crecimiento del cristal por el mtodo de Czochralski. http://www.shef.ac.uk/~ch1mlt/teaching/chm337 En este proceso se gira tanto la semilla como el crisol en sentido contrario.

Controlando cuidadosamente la temperatura, la velocidad de elevacin y rotacin de la semilla y la velocidades de rotacin del crisol, se mantiene un dimetro preciso de la barra de cristal.

Figura 1.1.6: Esquema de un puller http://sharif.edu/~hessabi/Adv_VLSI/slides/CRYSTALG.HTM Mientras los lingotes son estirados, se refrescan para que adquiera un estado slido. La longitud del lingote vendr determinada por la cantidad de silicio fundido que hay en el crisol.

Figura 1.1.7: Lingotes de Si crecidos por el mtodo de Czochralski http://www.sumcosi.com/products/products2.html http://www.tf.uni-kiel.de/matwis/amat/elmat_en/index.html

En este proceso se aaden la cantidad de impurezas necesarias para formar un semiconductor tipo N o P con el dopado deseado. Normalmente la concentracin de impurezas es de 1015 cm-3. Para conseguir esta concentracin se incorpora cuidadosamente una pequea cantidad de dopante por ejemplo Fsforo (para conseguir semiconductor tipo N) o Boro (para tipo P) al Silicio fundido. Efecto de segregacin: La concentracin de dopante del silicio una vez que se solidifica es siempre inferior a la del silicio fundido. Esta segregacin causa que la concentracin del dopante aumente a medida que la barra de cristal crece. La concentracin de impurezas es menor en lado de la semilla que en el otro extremo. Tambin se tiene un pequeo gradiente de concentracin a lo largo del radio de la barra de cristal. El Silicio fabricado por el mtodo de Czochralski contiene una considerable cantidad de oxigeno, debido a la disolucin del crisol de Slice (SiO2). Este oxigeno no es perjudicial para el silicio de baja resistividad usado en un circuito integrado, adems puede controlar el movimiento accidental de impurezas metlicas. Sin embargo para aplicaciones de alta potencia donde se necesita Si con alta resistividad este oxigeno es un problema. En estos casos se usa el mtodo de Zona Flotante. (b) Mtodo de Zona Flotante (Unidad de aprendizaje 4) El mtodo Zona Flotante se utiliza para crecer silicio monocristalino con concentracin de impurezas ms bajas que las normalmente obtenidas por el mtodo de Czochralski

Figura 1.1.8: mtodo de Zona flotante para el crecimiento de un cristal semiconductor Libro VLSI technology de Sze

Pasos que se realizan en el mtodo de zona flotante: El proceso parte de un cilindro de silicio policristalino Se sostiene verticalmente y se conecta uno de sus extremos a la semilla Una pequea zona del cristal se funde mediante un calentador por radio frecuencia que se desplaza a lo largo de todo el cristal desde la semilla. El Si fundido es retenido por la tensin superficial entre ambas caras del Si slido Cuando la zona flotante se desplaza hacia arriba, el silicio monocristalino se solidifica en el extremo inferior de la zona flotante y crece como una extensin de la semilla

Figura 1.1.9: Mtodo de zona flotante. Fuente: http://www.oja-services.nl/iea-pvps/ ar02/dnk.htm Mediante este proceso de "float zone" pueden obtenerse materiales con resistividades ms altas que mediante el mtodo de Czochralski. Adems, como no se necesita crisol, no existe, como en el caso anterior, posible contaminacin desde el crisol.

1.1.3

Corte limpiado y pulido (Unidad de aprendizaje 5)

Despus de crecido el cristal la primera operacin a realizar es quitar los extremos del lingote, tanto el de la semilla, como el ltimo extremo crecido La operacin siguiente es desgastar la superficie hasta que quede definido el dimetro del lingote. A continuacin, y paralela a la generatriz del cilindro se hacen unas marcas planas para especificar la orientacin del cristal y el tipo de conductividad del material. La Figura 1.1.10 muestra las marcas realizadas y el significado de stas

Figura 1.1.10: Marcas para sealar la orientacin del cristal. Libro VLSI technology de Sze Una vez realizadas estas operaciones, el lingote est preparado para ser cortado en obleas El corte en obleas se suele realizar con una sierra de filo de diamante circular que corta por su parte interior Figura 1.1.11. Cortadas las obleas, se someten a un proceso de esmerilado, las dos caras de estas son tratadas con una mezcla de Al2O3 y glicerina para producir una superficie plana homognea con un error de "2 m Figura 1.1.12. Esta operacin daa y contamina la superficie y bordes de la oblea. Para reparar estos daos, las obleas son limpiadas mediante ataques qumicos. (Limpieza RCA)

Figura 1.1.11 Cortado de oblea con sierra circular http://sharif.edu/~hessabi/Adv_VLSI/slides/WAFERSLI.HTM

Figura 1.1.12: Proceso de esmerilado http://www.tf.unikiel.de/matwis/amat/elmat_en/kap_5/backbone/r5_1_2.html El paso final en la obtencin de las obleas es el pulido Figura 1.1.13, cuyo propsito es obtener una superficie especular dnde puedan definirse los detalles de los dispositivos electrnicos.

Figura 1.1.13: Proceso de pulido http://sharif.edu/~hessabi/Adv_VLSI/slides/LAPPINGP.HTM

Actividades: Vistar la pagina de la universidad nacional de Singapore http://serve.me.nus.edu.sg/nanomachining/wafer_preparation.htm Buscar en la red informacion sobre la limpieza de obleas. Hacer un pequeo resumen y postearlo en el foro. Busqueda de empresas que fabrican obleas semiconductoras. Posteo en el foro de sus nombres y paginas web.

1.2

Proceso planar del silicio. (Unidad de aprendizaje 6)

Adems de las propiedades semiconductoras del silicio, la razn principal que ha llevado al silicio a ser el material ms utilizado para la fabricacin de circuitos integrados, es la habilidad de formar sobre l una capa de xido estable, de buena calidad y con magnficas propiedades aislantes. Esta capacidad, que no se consigue con cualquier combinacin aislantesemiconductor, hace posible la introduccin de cantidades controladas de dopantes en reas selectivas del substrato. La habilidad de dopar selectivamente regiones de la oblea, es la clave para la produccin de densos arrays de dispositivos en circuitos integrados. Esta habilidad se basa en dos propiedades qumicas del sistema SiSiO2 : 1.-Grabado selectivo. Es posible utilizar diferentes agentes (fsicos o qumicos) que atacan slo a uno de los dos materiales. Por ejemplo el cido fluorhdrico disuelve el SiO2 pero no el Si. 2.-Proteccin contra la difusin de impurezas. Las capas de xido crecidas encima del silicio evitan que los tomos de impurezas del dopante se difundan por el interior del silicio. Estas dos propiedades hacen posible la introduccin de tomos de dopante nicamente en las reas del silicio que no han sido cubiertas por SiO2 . Las zonas cubiertas o protegidas se definen cuidadosamente usando pelculas de polmeros fotosensibles que son sensibilizados usando mscaras fotogrficas y algn medio de iluminacin. El polmero sensibilizado protege el SiO2 del ataque del cido fluorhdrico. De esta forma se consigue abrir en el xido ventanas que dejan descubierto zonas del silicio cristalino. Cuando la muestra es colocada en un ambiente en el que se depositan tomos en la superficie de la oblea, estos tomos entrarn nicamente en el silicio no protegido, con lo que se consigue dopar selectivamente la oblea. Los pasos ms importantes de la tecnologa planar del silicio se muestran en la figura siguiente:

(a) (b) (c) (d)

Formacin del xido Grabado y eliminacin selectiva del xido. Deposicin de dopantes cerca de la superficie de la oblea. Difusin de las impurezas en las reas no protegidas del silicio.

La repeticin de estos procesos constituyen la tecnologa planar del silicio. Una ventaja importante del proceso planar es que cada paso de fabricacin se aplica a toda la oblea. Por lo tanto, es posible hacer e interconectar muchos dispositivos con gran precisin para construir circuitos integrados (de ah que cuanto mayor sea la oblea mejor).

1.2.1

Proceso de Oxidacin trmica. (Unidad de aprendizaje 7)

Una vez limpiada la superficie de la oblea se somete a un proceso de oxidacin para crear una capa de oxido en su superficie. Esta capa protege en primer lugar la superficie de impurezas y sirve adems de mscara en el proceso de difusin posterior. Se puede formar bien por oxidacin trmica o por deposicin. En el caso de la deposicin ambos elementos Si y O2 se dirigen a la superficie de la oblea y reaccionan all formando una capa SiO2. En el proceso de oxidacin trmica se produce una reaccin entre los tomos de silicio de la superficie de la oblea y oxigeno dentro de un horno a alta temperatura. El oxido creado por oxidacin trmica tiene mucha mas calidad que el que se obtiene mediante deposicin. Aunque su estructura es amorfa, tiene un ratio estoico mtrico casi perfecto y esta fuertemente unido al silicio. Adems la interface SiO2 Si tiene muy buenas propiedades elctricas. Para crear el oxido trmico las obleas de silicio se montan en un carrete de cuarzo y este se mete dentro de un tubo de cuarzo situado dentro de un horno de apertura cilndrica calentado por resistencia. La figura siguiente muestra el montaje bsico para un proceso de oxidacin trmica:

El rango de temperaturas a la que se produce la reaccin esta comprendido entre los 850 y 1100C . El silicio no se funde hasta los 1412C. La temperatura de oxidacin se mantiene bastante por debajo para evitar la generacin de defectos en el cristal y el movimiento de los dopantes aadidos anteriormente. Adems el soporte, el tubo de cuarzo y otros elementos del horno se empiezan a reblandecer y degradar a partir de los 1150C.

La oxidacin Termica puede ser de dos tipos: (a) (b) Oxidacin hmeda Oxidacin seca

En la oxidacin hmeda se introduce vapor de agua en el horno la reaccin que sucede es la siguiente: Si(s) +2H2O(g) SiO2(s) El caso de la oxidacin seca se introduce gas de oxigeno puro. La reaccin que se produce es la siguiente: Si(s) + O2(g) SiO2(s) + 2H2(g)

Hornos horizontal y vertical La oxidacin hmeda es mas rpida y se utiliza para crear xidos gruesos. Con la oxidacin seca se consiguen xidos de mayor calidad pero esta tcnica no es apropiada para la creacin de xidos gruesos ya que se puede producir una redistribucin de las impurezas introducidas en los anteriores procesos. La oxidacin se produce en la interface Si-SiO2 por tanto el oxigeno tiene que difundirse a travs del oxido hasta la interface para reaccionar all con el Silicio.

Cuando el espesor del oxido formado es pequeo el crecimiento del oxido esta limitado por la reaccin en la interface Si-SiO2 en este caso el espesor varia linealmente con el tiempo. Cuando el espesor del oxido es grande, la velocidad de crecimiento vendr limitada por la difusin de las especies oxidantes en este caso el espesor del oxido es proporcional a la raz cuadrada del tiempo.

Durante el proceso de oxidacin parte de la capa de Si se consume de forma que la interface Si-SiO2 se introduce en el Si. Por cada micra de oxido crecido se consume 0.44 micras de Si

1.2.2

Proceso de litografa y grabado (Unidad de aprendizaje 8)

Una vez creada la capa de aislante SiO2 sobre la oblea, parte de ella debe ser eliminada selectivamente en aquellos sitios en los que deben introducirse los tomos de dopante. El grabado selectivo se realiza generalmente mediante el uso de un material sensible a la luz denominado fotorresistencia o fotorresina. Para ello, la oblea oxidada se cubre en primer lugar por una capa de fotorresistencia.

Fuente: http://iisme.org/etp/Silicon_Wafer_Processing.pdf A continuacin se recubre la fotorresistencia con un negativo fotogrfico parcialmente transparente denominado mscara o fotomscara.

Fuente: B.G. Streetman and S. Banerjee Solid State Electronic Devices Fifth edition, Prentice Hall, 2000 La luz ultravioleta cambia la estructura de la fotorresistencia: las molculas de una fotorresistencia negativa se unen entre si (polimerizan) en las regiones expuestas a la luz. Por el contrario, en el caso de fotorresistencias positivas, los enlaces entre las molculas se rompen

al iluminarse, permaneciendo polimerizadas el resto. Las partes no iluminadas de las fotorresistencias no se ven afectadas. Una vez convenientemente alineada la mscara se ilumina con luz ultravioleta

Esquema de un sistema de alinamiento Stepper Las reas no polimerizadas de la fotorresistencia se disuelven selectivamente usando por ejemplo tricloroetileno. De esta forma las zonas polimerizadas, resistentes al ataque del cido quedan protegiendo al SiO2 . Problema: Si la dimensin mnima de los dispositivos se aproxima a la longitud de onda de la luz utilizada en la exposicin ptica para sensibilizar la fotoresistencia los fenmenos de difraccin pueden limitar la resolucin del mtodo (tamao mnimo que puede distinguirse). Para evitar esta limitacin se han propuesto tcnicas alternativas: (a) Litografa por haces electrnicos: Un chorro de electrones energticos se dirige sobre la fotorresistencia que queda sensibilizada. En vez de sensibilizar todos los patrones a la vez, se van "dibujando" uno a uno los distintas partes del circuito integrado, por lo que no es necesaria ninguna mscara. Ventaja: se consigueuna resolucin mucho mayor que cualquier dimensin del circuito integrado.

Inconveniente proceso lento, puesto que hay que grabar uno a uno los diferentes partes del circuito integrado. (b) Litografa por rayos x: Un haz de rayos X se hace pasar por una mscara para sensibilizar selectivamente la fotorresistencia. Al igual que la fotolitografa convencional, la litografa con rayos X permite grabar varios patrones de forma simultnea Ventajas:. se consigue una mejor resolucin, y por lo tanto unos dispositivos de menor tamao ya que la longitud de onda es mucho ms pequea Inconvenientes: las mscaras son difciles de fabricar y que adems la utilizacin de rayos X puede daar las partes activas de los dispositivos.

Proceso de Grabado (Unidad de aprendizaje 9) Consiste en eliminar la parte de SiO2 no protegida para abrir las ventanas deseadas en el xido, que dejen a la vista el substrato de silicio. Para eliminar la parte de xido no protegido puede usarse un bao de cido fluorhdrico que ataca al dixido de silicio no protegido, pero no ataca al silicio. Dos tipos de grabado: (a) Grabado Humedo o quimico: Bao de cido fluorhdrico o clorhdrico que ataca SiO2 no protegido Gran selectividad: eliminan la capa de xido produciendo un ataque muy pequeo sobre los materiales subyacentes Problema: ataque isotrpico igual en todas las direcciones no slo se ataca hacia abajo sin que tambin se ataca lateralmente por debajo del protector.

(b) Grabado seco o por plasma: Se usa un plasma con un gas ionizado Grabado fsico, qumico o combinado. Ataque anistropo: ataque unicamente en la direccion vertical Menor selectividad que es un problema

Entre los grabados por plasma podemos distinguir tres tipos dependiendo del tipo de mecanismo fsico o qumico del proceso: 1) Grabado por plasma puro 2) Grabado por haz de iones RIBE 3) Grabado por iones reactivos RIE En los tres casos, la oblea se expone a un plasma, que consiste en un gas parcial o totalmente ionizado compuesto de iones, electrones y neutrones. El plasma se produce cuando un campo elctrico de suficiente magnitud se aplica al gas, causando la ionizacin de las molculas o tomos del gas. Grabado por iones reactivos (RIE), en este caso se combina el grabado fsico con el qumico, adems del efecto fsico del bombardeo de iones, las molculas ionizadas reaccionan qumicamente con el material que debe ser atacado, con lo que se consigue una mayor selectividad. El proceso de accin de grabado RIE queda esquematizado en la figura siguiente:

(1) El proceso comienza con la formacin de los reactivos (2) Los reactivos son transportados por difusin a travs de una capa gaseosa de estao hacia la superficie. (3) La superficie adsorbe a los reactivos. (4) Se produce la reaccin qumica de los reactivos con la especies de la superficie, junto con efectos fsicos (bombardeo inico). (5) Los materiales resultados de la reaccin qumica o bombardeo fsico se desprenden de la superficie y eliminados por un sistema de vaco. Despus de haberse realizado el grabado se elimina la capa de fotorresina con un disolvente orgnico por ejemplo Sulfrico SO4H2.

Proceso de litografia y grabado con fotorresina positiva

Fotorresina + SiO2

SiO2

SUBSTRATO Si

SUBSTRATO Si

(a) Oblea despues de haber realizado el proceso de oxidacin termica

LUZ UV

(b) Recubrimiento con fotorresistente positiva

una

resina

Tricloroetileno

Fotorresina +
Fotorresina + SiO2

SiO2

SUBSTRATO Si
SUBSTRATO Si

(c) Colocacin de la mascara alineada y exposicin a fuente de luz.

(d) Tratamiento con un disolvente (tricloroetileno) para eliminar la resina expuesta a la luz.

R.I.E

Fotorresina + SiO2

Fotorresina + SiO2

SUBSTRATO Si

SUBSTRATO Si

(e) Ataque hmedo o seco del oxido no protegido por la resina.

SO4H2

Fotorresina + SiO2

SiO2

SUBSTRATO Si SUBSTRATO Si

(f) Bao con disolvente orgnico (SO4H2) para eliminar la capa de resina

(g) Oblea preparada para el proceso de implantacin

1.2.3

Impurificacin (adicin de dopantes) (Unidad de aprendizaje 10)

Una vez abiertas las ventanas en el oxido se realiza se realiza el proceso de impurificacin mediante la adicin de dopantes. Con estas tcnicas se puede dopar selectivamente el substrato del semiconductor y producir regiones tipo P tipo N segn convenga. Existen dos mtodos para impurificar el substrato: a) Difusin b) Implantacin inica

a) Difusin: Para producir la difusin de impurezas en el interior del semiconductor, se colocan las obleas del mismo en el interior de un horno a travs del cual se hace pasar un gas inerte que contenga el dopante deseado. El sistema es similar al empleado en la oxidacin trmica. Los rangos de temperatura van entre 800 y 1200C. En el caso del silicio tipo P, el dopante ms usual es el Boro y para conseguir un semiconductor tipo N se usa el Arsnico y Fsforo. La introduccin de estos dopantes puede hacerse de muy diferentes formas a partir de fuentes slidas, lquidas y gaseosas. Generalmente el material elegido es transportado hasta la superficie del semiconductor por un gas inerte (N2). Se puede distinguir entre dos formas al realizar la difusin: a) Con fuente limitada: cuando se mantiene concentracin de impurezas durante el proceso la misma

b) Con fuente ilimitada: se parte de una concentracin inicial y no se aaden mas dopantes Normalmente en el proceso de difusin se usan los dos mtodos uno seguido del otro. La profundidad de la difusin depender del tiempo y de la temperatura del proceso. La concentracin de dopante disminuye montonamente a medida que se aleja de la superficie. La tcnica de difusin tiene el problema de que las impureza se difunden lateralmente.

b) Implantacin inica En esta tcnica, los tomos del dopante son implantados en el interior del semiconductor por medio de haces inicos de alta energa. El perfil del dopado tiene un mximo en el interior del semiconductor, y est determinado por la masa de los iones y la energa de la energa con que se hacen incidir los mismos sobre la superficie semiconductora. Las ventajas de la implantacin inica sobre la difusin son u control preciso de la cantidad de dopantes introducidos, la reproduccin de los perfiles de impurezas y una menor temperatura de proceso. Al introducir la impurezas se producen daos en el cristal, por eso despus se somete a la oblea a un proceso de recocido annealing para una reordenacin del cristal con las nuevas impurezas.

1.2.4

Formacin de capas delgadas (Deposiciones y Epitaxia) (Unidad de aprendizaje 11)

En el proceso de fabricacin es necesario la formacin de pelculas delgadas de distintos materiales: xidos, Polisilicio, metales, silicio amorfo y silicio cristalino. En el caso del Crecimiento Epitaxial el material depositado formara un cristal siguiendo la estructura del substrato. Cuando se habla de deposicin el material que se precipita no forma una estructura cristalina. Este es el caso de una capa aislante, polisilicio, metales y del silicio amorfo. (a) Epitaxia La epitaxia es uno de los procesos mas importantes en la fabricacin de un circuito integrado. Es la base sobre la cual muchos dispositivos son construidos. La epitaxia es simplemente un crecimiento de un cristal sobre un substrato con estructura cristalina. Se pueden distinguir dos tipos de epitaxia. La homoepitaxia cuando los materiales substrato y la capa que se crece son del mismo material La heteroepitaxia cuando el material de substrato y capa son de diferente material.

En principio es mucho mas sencillo conseguir capas epitaxiales de buena calidad si substrato y capa son iguales, homoepitaxia, ya que en este caso no existiran diferencias en la forma de red cristalina como sucede en los procesos de heteroepitaxia. En el caso de crecimiento de silicio sobre substrato de silicio el proceso de epitaxia aporta grandes ventajas frente a otros procesos de fabricacin. El proceso de epitaxia es un mtodo mucho mas sencillo para controlar el espesor y la concentracin y perfil de dopado de la capa. Por ejemplo, se puede crear una capa de Silicio poco dopado sobre un substrato altamente dopado. (b) Deposiciones: El mtodo mas usado para realizar deposiciones es el Chemical vapour deposition (CVD). En este caso se consigue la formacin de una pelcula slida sobre un substrato mediante la reaccin de reactivos qumicos en fase de vapor que contienen los constituyentes. La reaccin qumica de los gases puede producir se en la superficie de la oblea o muy cerca (reaccin heterogenia) o alejada de la superficie (reaccin homognea).

La reaccin heterognea es mas aconsejable ya que crea pelculas de buena calidad. La raciones homogneas son desaconsejables ya que crean pelculas de poca adherencia con baja densidad y defectos. La estructura de la pelcula depender del substrato sobre la cual se deposita (amorfa o cristalina) y de las condiciones del proceso temperatura presin del gas etc. La reaccin de deposicin esta provocada por el calentamiento del substrato pero la energa en el sistema se puede introducir generando un plasma dentro de la cmara. Existen tres tipos de CVD: el atmospheric-pressure CVD, el low pressure CVD y el plasma enhancement CVD. En el mtodo de LPCVD presenta varias ventajas frente al CVD a presin atmosfrica. Con el CVD a baja presin se tiene una mejor control de la composicin y estructura de la pelcula, es una tcnica de bajo coste y no es necesario el transporte de material por otro tipos de gases con lo cual se reduce la contaminacin. Pero sigue teniendo el problema de la alta temperatura de proceso. El metodo de PECVD tiene la ventaja de ser rapido y de ser un proceso de baja temperatura pero la desvetaja de la posible contaminacin. Clases de deposiciones: (a) Physical vapour deposition i. Evaporation technology ii. Molecular beam epitaxy iii. Sputtering (b) Chemical vapour deposition i. Atmospheric pressure CVD ii. Low-pressure CVD iii. Plasma-enhanced CVD Las tcnicas de CVD se suelen usar para depositar aislante y polisilicio La tcnica de CVD y MBE para depositar semiconductores cristalinos (Epitaxia) Las tcnicas Fsicas metalizaciones de evaporacin y Sputtering para

Ejemplos de creacion de capas delgadas (Unidad de aprendizaje 12) (A) Creacin de una capa de Si Las obleas de silicio se introducen en un recipiente sobre un soporte de grafito En el recipiente se introduce la fuente gaseosa, tpicamente tetracloruro de silicio (SiCl4 ) y se calienta todo a una temperatura de 1200 C, dndose la reaccin: SiCl4(gas) + 2H2(gas) Si(solido) + 4HCl(gas) Pero adems se produce tambin la reaccin siguiente: SiCl4(gas) + Si(solido) 2SiCl2(gas) Si la concentracin de tetracloruro de silicio (SiCl4 ) es demasiado elevada, predominar la segunda reaccin, por lo que se producir una eliminacin de silicio del substrato en vez del crecimiento de la capa epitaxial. La capa epitaxial puede crecerse con un cierto dopado. El dopante se introduce a la vez que el SiCl4 en la mezcla gaseosa. Como dopante tipo p se utiliza el diborano (B2 Cl4 ), mientras que la arsina (AsH3 ) y la fosfina (PH3 ) se utilizan como dopantes tipo n. Distintos tipos de hornos

(B) Creacin de una capa de oxido A bajas t (300 a 500 C) las pelculas se forman al reaccionar silano y oxgeno. SiH4 + O2 SiO2 + 2H2 A altas t (900 C) al reaccionar diclorosilano, SiCl2 H2 con xido nitroso a bajas presiones: SiCl2H2 + 2N2O SiO2 + 2N2 + 2HCl a medida que mayor es la temperatura mejor es la calidad del xido (C) Creacin de una capa de polisilicio se utiliza un reactor LPCVD a una temperatura entre 600 y 650 C donde se produce la pirolisis del silano: SiH4 Si + 2H2 (D) Creacion de capas Metalicas Los dos metodos utilizados son la Phisical Vapour Deposition y el Sputtering Phisical vapour deposition Se evapora el metal con calor a depositar en una cmara de alto vaco Se condensa en la superficie de la oblea al enfriarse.

La energa de los tomos de vapor suele ser baja lo cual pueden resultar capas porosas y poco adherentes

Sputtering (Salpicado) El material a depositar se arranca cargndolo negativamente bombardearlo con iones positivos de Argon Los tomos de Al desprendidos se dirigen y depositan sobre al oblea al

Ventajas: Ms uniformidad Mejor control del espesor (E) Crecimiento de capas monocristalinas con espesores atmicos. Molecular Beam Epitaxy MBE (epitaxia por haces moleculares) Este metodo es ideal para realizar finas capas de cristales semiconductores de uno o varios elementos (ejemplo cristal de Arsesniuro de Galio AsGa o cristal de arseniuro de Galio Aluminio AsGaAl) usados el los dispositivos optoelectronicos. Se utiliza una camara al vaco donde se situa la muestra. Se calientan los distintos materiales en crisoles, despues, las partculas evaporadas son dirigidas hacia la muestra. Ventajas: Proceso a bajas temperaturas Control preciso del perfil del dopado. Crecimiento de capas monocristalinas con espesores atmicos.

Sucesin de Capas de AsGaAl (lineas blancas) AsGa (lineas negras) crecidas una encima de otra

Aparato para MBE de la Universidad de Austin Texas Actividades: Visitar las paginas: Procesos de fabricacin: Universidad Cristiana Albrechts de Kiel, Alemania http://www.tf.uni-kiel.de/matwis/amat/elmat_en/index.html Sharif University of Technology, Tehran, http://sharif.edu/~hessabi/Adv_VLSI/slides/SEMICOND.HTM Ver avi de la pagina: Fabrica de Intel en Hillsboro http://www.intel.com/research/silicon/wafers.htm Buscar en la red informacion sobre Salas Blancas (instalaciones donde se realiza la fabricacion de un CI). Postear dicha informacion en el foro Iran.

1.3

aprendizaje 13)

Secuencia de fabricacin de un CMOS pozo n (Unidad de

La tecnologa CMOS tiene que proporcionar transistores MOSFET canal n y canal p sobre la misma oblea. Ahora bien, el substrato de un transistor NMOS es tipo p, mientras que el de PMOS es tipo n. El principal inconveniente a salvar por la tecnologa CMOS es el de proporcionar los dos tipos de substrato. Este problema se resuelve fabricando por implantacin o difusin en el substrato de la oblea (que ser tipo n o tipo p) un pozo de conductividad contraria al del substrato. Para ello hay que aadir una concentracin de dopante mayor que la existente en el substrato. Si el substrato es tipo n, hay que aadir una concentracin de aceptadores en la regin del pozo NA >ND para que el pozo tenga conductividad tipo p. Dependiendo de la seleccin inicial (sustrato) el proceso de fabricacin CMOS se puede catalogar como procesos de pozo n, pozo p o pozo gemelo. Este ltimo es ms complejo pero el ms flexible en la optimizacin de los dispositivos de canal n y p. Se ha elegido un proceso CMOS de pozo n para mostrarlo aqu, ya que se puede extender fcilmente al caso de tecnologa BiCMOS. A lo largo de la explicacin se mostrar con figuras la evolucin de la estructura hasta llegar al inversor CMOS. Se necesitan un mnimo de 7 mscaras para completar los dispositivos, no obstante, en la mayor parte de los procesos CMOS se necesitan mscaras adicionales como por ejemplo una segunda capa de polisilicio para la fabricacin de capacidades y tambin en el caso de varios niveles de interconexiones metlicas para conseguir una alta densidad de integracin. La inclusin de estos procesos aumentara el nmero total de mscaras a ms de diez.
Difusin de fsforo

SiO2

Sustrato de silicio tipo p

Figura 1.3.1 Mscara 1, difusin de pozo n. El proceso se inicia con la difusin del pozo n.

Se crece una gruesa capa de dixido de silicio sobre aquellas regiones que se quieren proteger de la difusin de fsforo.
Si3N 4 SiO2 Regin Activa

Pozo n Silicio p

Figura 1.3.2 Utilizacin de la tcnica LOCOS para el crecimiento del xido. Las zonas cubiertas con Si3N4 definen la regin activa de los dispositivos. El segundo paso es definir una regin activa (regin donde se localizan los transistores) mediante una tcnica llamada oxidacin local (LOCOS). Se deposita una capa de nitruro de silicio (Si3N4) sobre el pozo n y otra sobre el pozo p. Las regiones cubiertas por el nitruro no se oxidarn de modo que despus de un tiempo prolongado de oxidacin hmeda aparece un xido de campo grueso en las regiones situadas entre los transistores. Este xido grueso es necesario para aislar transistores. Tambin permite que las lneas de interconexin se tracen en la parte superior sin que se formen inadvertidamente canales de conduccin en la superficie del silicio.
SiO2 SiO2 SiO2

Pozo n Silicio p

Figura 1.3.3 Resultado de aplicar el proceso de oxidacin local LOCOS. Los xidos gruesos sirven para aislar elctricamente los dispositivos. El siguiente paso es la formacin de la puerta de polisilicio. Este es uno de los puntos crticos del proceso CMOS. La delgada capa de xido en la regin activa se elimina primero usando un grabado hmedo, seguido por el crecimiento de un xido muy delgado y de gran calidad en la puerta. De manera rutinaria en los procesos actuales de 0.18 y 0.25 micras se hace uso de grosores de xido de slo 100. Se deposita una capa de polisilicio generalmente dopado con arsnico (poly tipo n). La fotolitografa es muy exigente en este paso puesto que se requiere una resolucin muy fina para conseguir reducir al mximo la longitud de canal del transistor MOS. Esta distancia est representada por el tamao de la franja ms estrecha de polisilicio que se pueda definir.

Contactos de polisilicio

Pozo n Silicio p

Figura 1.3.4 Formacin de las puertas de polisilicio. La puerta de polisilicio es una estructura que se alinea por si sola y se prefiere al uso de puertas metlicas. Se emplea un implante de arsnico en elevadas dosis para formar las regiones de fuente y drenador n+ de los MOSFETs canal n. El contacto de polisilicio tambin acta como barrera para este implante para proteger la regin del canal. Se puede usar una capa de material fotorresistente para impedir que las impurezas de As alcancen el transistor de canal p. El xido de campo de elevado grosor detiene el implante e impide que se formen regiones n+ fuera de las regiones activas.
Implante de arsnico

Fotoresistencia

Pozo n Silicio p

Figura 1.3.5 Implantacin de As para formar regiones de fuente y drenador en el transistor MOS de canal n. Se puede realizar un proceso similar de fotolitografa para proteger los MOSFET n durante el implante de boro cuando se definen los contactos de fuente y drenador en los MOSFET canal p. Ntese que en ambos casos la separacin entre las difusiones de fuente y drenador definida como longitud de canal, viene dada slo por la mascara de puerta de polisilicio, de ah la propiedad de autoalineamiento.
Implante de boro

Fotoresistencia

n Silicio p

Pozo n

Figura 1.3.6 Implantacin de boro para formar regiones de fuente y drenador en el transistor MOS de canal p.

Antes de que se abran los huecos para realizar los contactos, se deposita en toda la estructura una gruesa capa de xido mediante un proceso denominado Chemical Vapor Deposition (CVD). Se emplea una fotomscara para definir la abertura de ventana de los contactos seguida por un grabado de xido hmedo o en seco.
xido de depsito de vapores qumicos

SiO2
n+ n+ p+ p
+

Pozo n Silicio p

Figura 1.3.7 Deposicin de una gruesa capa de xido mediante CVD. Abertura de las ventanas donde se realizan los contactos a los diferentes terminales de los transistores. A continuacin se vaporiza o metaliza por bombardeo inico (sputtering) una delgada capa de aluminio sobre la oblea. Se emplea un paso final de enmascaramiento y grabado para formar la interconexin. El paso final antes del empaquetamiento y conexin es la pasivacin de la superficie mediante un tratamiento con soluciones cidas para eliminar partculas y residuos. Por lo general se deposita una gruesa capa de xido mediante CVD o cristal pirex sobre la oblea que acta como proteccin.
n MOSFET

SiO2
n+ n
+

p+

p+

Pozo n Silicio p

Figura 1.3.8 Metalizacin para formar los contactos de fuente/drenador en los transistores p y n. Actividades: Consultar las siguientes paginas: http://jas2.eng.buffalo.edu/applets/education/fab/invFab/index.html http://www.eng.tau.ac.il/~yosish/courses/vlsi1/II-2-Si-CMOSTechnology.pdf http://www.ndl.gov.tw/english/icfab/

1.4

aprendizaje 14)

Escalas de integracin: LSI, VLSI, ULSI. (Unidad de

Video de la empresa Surftape, http://www.surftape.com/solutions2.html Netpack: http://education.netpack-europe.org/

(requiere

Quicktime):

Bibliografa
S.M. Sze, VLSI Technology, Ed. Mcgraw-Hill. C.Y. Chang and S.M. Sze, ULSI Technology, Ed. Mcgraw-Hill, 1996 S. Wolf and R.N. Tauber, Silicon Processing for the VLSI era Volume 1process technology, Ed. Lattice Press, Sorab K. Ghandhi, VLSI Fabrication Principles 2 ed., Ed. JohnWiley & Sons B.G. Streetman and S. Banerjee Solid State Electronic Devices Fifth edition, Prentice Hall, 2000

Recursos Web
Glosario: http://semiconductorglossary.com/ Apuntes del Grupo de tecnologa de computadores de la universidad politcnica de Madrid, Espaa http://tamarisco.datsi.fi.upm.es/PEOPLE/aalvarez/MOS2A.pdf National Nano Device Laboratories de Taiwn National University in Hsinchu http://www.ndl.gov.tw/english/icfab/ Chaio Tung

Procesos de fabricacin: Universidad Cristiana Albrechts de Kiel, Alemania http://www.tf.uni-kiel.de/matwis/amat/elmat_en/index.html Sharif University of Technology, Tehran, http://sharif.edu/~hessabi/Adv_VLSI/slides/SEMICOND.HTM Apuntes de Phil Russell, North Carolina State University http://www.phys.appstate.edu/PHY3545/www/files/icfab.html Apuntes de Trevor J. Thornton, Universidad de Arizona, http://www.eas.asu.edu/~thornton/Teaching/eee435/Lectures/ Apuntes de Yosi Shacham, Universidad http://www.eng.tau.ac.il/~yosish/courses/vlsi1/ de Tel Aviv, Iran. USA USA Israel

Apuntes de Scott Dunham, Universidad de Washington, Seattle, USA. http://dunham.ee.washington.edu/ee539/notes/ Industry Initiatives for Science and Math Education (IISME) University of California at Berkeley http://iisme.org/etp/Silicon_Wafer_Processing.pdf Intel http://www.intel.com/education/makingchips/index.htm Applets de la universidad de Bufalo

http://jas2.eng.buffalo.edu/applets/ Fabrica de Intel en Hillsboro http://www.intel.com/research/silicon/wafers.htm