Republica Bolivariana de Venezuela Ministerio Del Poder Popular Para La Educacin Superior. Universidad Del Zulia. Facultad de ingeniera.

Escuela: Ingeniera Elctrica. Departamento: Circuitos y Comunicaciones. Ctedra: Laboratorio de Electrnica. Asignacin: Proyecto de Digital. Seccin: (001) Jueves 08:40 am 10:20 am.

Practica # 3 Transferencia de datos en registros

Integrantes: Gabriel Rodrguez C.I. 18.703.656 Ernesto Lamby C.I. 18.495.219 Jhon Yepes C.I. 18.876.496

___________________ Prof. Claudio Busto

Maracaibo; Diciembre de 2012

ndice

1. Resumen. 2. Objetivos. 3. Mtodo Experimental. 4. Conclusiones.

Resumen

El objetivo principal de la prctica es entender el funcionamiento de los flip-flops como modo de almacenamiento de bits, para comprobar esto ya con el montaje terminado simplemente lo que se realizar es enviarle dos datos iguales o diferentes simplemente para realizar las operaciones de suma y resta de nmeros binarios pero con la diferencia que trabajaremos con los registros de datos para as poder ser almacenados tanto como en los flipflops como en los latches para entender de qu manera guardan los datos y de qu forma se quitar el dato previamente guardado, con esto realizado veremos que al realizar cualquier operacin de suma o resta nos mostrar por medio de leds que cdigo binario dar como resultado teniendo en cuenta si existe o no existe el carry de salida.

Objetivo

El objetivo principal de la prctica es entender el funcionamiento de la transferencia de datos entre registro por medo de os flip-flops.

Mtodo Experimental

Para la presente prctica se tomo bsicamente una unidad sumadora-restadora de 4 bits; esta unidad disponible de un sumador de 4 bits, y un arreglo de compuertas XORs en las entradas del segundo dato a sumar o restar. Las cuales se utilizan compuertas XORs en la entrada del segundo dato, es debido a que cuando deseamos realizar una resta vamos a hacerlo por medio de complemento a dos, teniendo as nuestra primera variable de entrada del circuito total, con la cual vamos a controlar la operacin aritmtica que se va a realizar. Ahora el siguiente paso es administrar el modo por el cual vamos a suministra las entradas; en primer lugar se utilizo un bus de datos por el cual va a fluir toda la informacin, incluyendo las salida, esto se puede realizar con CIs que funcionaban con registro y permitan guardar los datos. Los primeros registros que encontramos son dos CIs, 74374, los cuales eran dos FlipFlops, que estaban conectados cada uno a las entradas (Las entradas corresponden a dos nmeros binarios de 4 bits). Este par de registros permitan controlar cual dato pasa al bus, ya que sus salidas estaban directamente conectadas a l. Esta accin poda realizarse gracias a unas entradas de control (OE Output Enable), con estas entradas podamos poner las salidas en alta impedancia, de esta manera no alimentaban al bus de datos. En este paso tenemos ya tres entradas ms de control, OC1 y OC2 con las cuales permitimos el paso de cada entrada y una seal de reloj CLK. Ahora tenemos la opcin de introducir un dato o no en el bus, el siguiente paso es poder guardarlo, para ello disponemos de CIs 74373, los cuales son registros que funcionan por medio de Latches, Utilizamos dos registros para ello, ubicando las salidas a cada una de las entradas de la unidad sumadorarestadora: Estos registros guardan el dato justo antes de realizarse la suma, as los dos datos que estn guardados en cada uno de los registros van a ser sumado o restado, para guardar el dato contamos con un Enable en cada registro, as para leer un dato ubicamos el enable en 1, en este momento el dato que est a la entrada es reflejado en la salida, y posteriormente para guardarlo ubicamos el enable en 0; cuando el enable est en 0 no va importar el dato que tengamos en el bus en ese momento, en la salida vamos a tener el dato que lemos cuando el enable se encontr en 1 por ltimo vez. Teniendo dos entradas de control adicional EN3 y EN4. Por ltimo, las salidas del full-adder son llevadas a un quinto registro (74373) el cual tiene sus salidas conectadas al bus de datos, teniendo de esta manera 2 entradas de control ms, un Enable (EN5) y un OE (OE5) en el registro que esta conectado a las salidas del Full-Adder. Un ltimo registro es conectado en el bus de datos y su funcin bsica es leer el dato que est presente en l y en su salida visualizarlo. El circuito descrito anteriormente fue montado y simulado, en total disponemos de 10 seales de control, dos datos de entrada, dos salidas (una de ellas de 4 bits), 6 registros conectados al bus (3 suministrando datos y 3 leyendo), 1 full-adder y un CI 74ls86 (4 compuertas XOR).

El circuito presenta una salida que corresponde al carry de salida del full_adder, este bit indica que la suma que se est realizando presenta un desborde, pero hay que tener en cuenta la operacin que estemos realizando, puesto que al realizar restas el carry de salida puede encenderse e indicar que hay desborde en la salida, hecho que es incompatible con la operacin que realizamos, debido a que el carry de salida de un full-adder de 4 bits indica que este bit hace parte del resultado y presenta un peso de 4 2 , este problema se presenta debido a que en realidad la operacin que efectuamos al restar es una suma, con la particularidad de que el segundo dato lo hemos pasado a complemento a dos por medio del control S\R, en 1, a travez de todas las compuertas XOR y el carry de entrada. Por lo tanto este carry de salida puede ser ignorado cuando realicemos restas y debe ser tenido en cuenta cuando realizamos una suma.

Figura 1.Tranferencia de datos entre registro

Para las pruebas de este diseo se deben seguir las siguientes combinaciones manteniendo siempre el interruptor 10 en 5V y el 9 en 0V, y colocando los valores de los sumandos o sustraendos en las entradas de los dipswitches de 4 interruptores, para este caso A=0111 (siete) y B=1100 (doce), se proceder aplicar las siguientes combinaciones se obtendrn los siguientes resultados:

TABLA 1. POSICIONES EN LOS SWITCH.

FUENTE: LAMBY, RODRIGUEZ Y YEPEZ (2013). Donde cada paso corresponde a las siguientes acciones: 1 Ubicar dato A en el bus. 2 Guardar datos A y B en los registros 1 y 2 respectivamente. 3 Leer dato A en el REG 3. 4 Guardar dato A en el REG 3. 5 Quitar dato A del bus. 6 Ubicar dato B en el bus. 7 Leer dato B en el REG 4 8 Guardar dato B en el REG 4. 9 Quitar dato B del bus. 10 Leer y ubicar el resultado 7+12 en el bus. 11 Restar 12 a 7. Lista de Materiales 26 Resistores de 220 de tolerancia de un 5% y un de vatio. 1 Dipswitch de 10 interruptores. 2 Dipswitches de 4 interruptores.

2 integrados 74LS374. 4 integrados 74LS373. 1 integrado 74LS86. 1 integrado 74LS89 Cables de telfono 4 Leds de color rojo Para las pruebas de este diseo se deben seguir las siguientes combinaciones manteniendo siempre

Conclusiones

Lamentablemente a nivel experimental no se logro comprobar los objetivos planteados, debido a que los dispositivos de transmisin de datos generaron una alta impedancia en ciertas reas o zonas del sistema digital armado, lo cual produjo una cada de tensin considerable al final del diseo y por lo tanto no se pudieron visualizar los resultados esperados. Pero a nivel de simulacin de la prctica, cabe anotar que se logr comprender y afianzar an ms conceptos correspondientes a la lgica combinatoria, como es el caso de una unidad sumadora-restadora, de donde se pudo comprender y verificar el modo y funcionamiento de esta. De la cual podemos afirmar que: - El carry de salida tiene un peso de para un sumador de n bits

- Al usar la unidad para restas podemos encontrar que en una resta simple se puede presentar un desborde debido a que usamos complemento a dos. - Cuando realizamos restas de tal manera que el resultado es negativo, vamos encontrar este en complemento a dos y para conocer su magnitud debemos complementarlo a dos. - El hecho de que el carry de salida se encienda cuando realizamos algunas restas y que dichas restas se presenten en complemento a dos siendo el resultado negativo, hace necesario que cuando al operar la unidad, tener presente estas consideraciones para interpretar el resultado, hecho por el cual puede no ser viable. Por otro lado encontramos que se pudo establecer un flujo de datos a travs de un bus por medio de registros, para ello se tuvieron en cuenta FLIP-FLOPS D (modo flanco y modo nivel). Del FLIP-FLOP D podemos afirmamos lo siguiente: - Cuando se habla de modo nivel quiere decir que la salida del FF D es totalmente transparente al dato cuando la seal de reloj, o enable para este caso, se encuentra sobre un nivel lgico (1), - Cuando se habla de modo flanco encontramos que el FF D solo lee el dato de entrada y lo ubica en la salida solo cuando se presenta un flanco de subida o solo flanco de bajada. - Un flaco de subida en una seal se presenta cuando la seal pasa del nivel bajo al alto. El flanco de bajada corresponde al caso inverso.