La segmentacin de cauce, tambin denominada pipeline, es una tcnica empleada en el diseo de procesadores, basada en la divisin de la ejecucin de las instrucciones

en etapas, consiguiendo as que una instruccin empiece a ejecutarse antes de que hayan terminado las anteriores y, por tanto, que haya varias instrucciones procesndose simultneamente. Cada una de las etapas debe completar sus acciones en un ciclo de reloj, pasando sus resultados a la etapa siguiente y recibindolos de la anterior. Para eso es necesario almacenar los datos en registros intermedios. Cualquier valor que pueda ser necesario en una etapa posterior debe irse propagando a travs de esos registros intermedios hasta que ya no sea necesario. Para conseguir la segmentacin es necesario que una instruccin utilice solamente una etapa en cada ciclo de ejecucin. Ya que todas las etapas deben de tardar lo mismo en su ejecucin, el tiempo de ciclo ser el de la etapa ms lenta, ms el del retardo provocado por la utilizacin de los registros intermedios. Comparando este esquema con el multiciclo, el tiempo de ciclo ser ms lento, pero el CPI (Ciclos Por Instruccin) ser menor, lo que provoca un aumento del rendimiento. Ya que si no tenemos en cuenta los riesgos estructurales (que pueden provocar paradas en el pipeline), tendramos que en cada ciclo de reloj, termina de ejecutarse una instruccin (CPI=1). Ejemplo Un ejemplo sencillo que utiliza esta tcnica es el procesador DLX, con 5 etapas (IF, ID, EX, MEM y WB). Una instruccin utiliza en un ciclo solamente una de esas etapas. Cuando termina ese ciclo, pasa a la siguiente etapa, dejando libre la anterior, por lo que esta podra ser utilizada en ese momento por la siguiente instruccin. Viendo el cauce de ejecucin se quedara, idealmente, as: n ciclo 1 2 3 4 5 6 7 8 9 10 Instr 1 IF ID EX MEM WB Instr 2 IF ID EX MEM WB Instr 3 IF ID EX MEM WB Instr 4 IF ID EX MEM WB Instr 5 IF ID EX MEM WB Instr 6 IF ID EX MEM WB

De esta manera se aprecia que, una vez est el pipeline lleno, se termina de ejecutar una instruccin en cada ciclo: En el ciclo n 5 finaliza la primera instruccin, en el n 6 la segunda, etc. Multiplexacin en informtica En informtica y electrnica, la multiplexacin se refiere al mismo concepto si se trata de buses de datos que haya que compartir entre varios dispositivos (discos, memoria, etc.). Otro tipo de multiplexacin en informtica es el de la CPU, en la que a un proceso le es asignado un quantum de tiempo durante el cual puede ejecutar sus instrucciones, antes de ceder el sitio a otro proceso que est esperando en la cola de procesos listo a ser despachado por el planificador de procesos. Tambin en informtica, se denomina multiplexar a combinar en un mismo archivo contenedor, varias pistas de dos archivos, por ejemplo de audio y vdeo, para su correcta reproduccin, tambin en informtica multiplexar un archivo, es una forma que se mantengan varias copias idnticas de este

archivo, esto para respaldar informacin en caso de que ocurra un fallo en el archivo principal..