FLIP FLOP DATA

Por

CARLOS MARIO VELASQUEZ ARBOLEDA

JOSÉ EDILBERTO GARCÍA NARANJO

MATERIA: CIRCUITOS APLICADOS

PROFESOR: JHON RUEDA

FECHA: SEP/04/2010

INSTITUTO TECNOLÓGICO PASCUAL BRAVO I.U

DECANATURA DE ELECTRÓNICA

MEDELLIN

2010
 1. OBJETIVOS

Analizar el comportamiento de un flip flop data.

Emplear el simulador PSPICE.

Adquirir destrezas en la solución de problemas tanto en el circuito simulado como en el

circuito práctico.

2. MATERIALES

4 flip flop data 7474.

1 LM555.

1 compuerta nand

4 Resistencias de 330Ω y 1 de 1KΩ

Fuente dual, multimetro, pinzas, cables, condensadores.

3. PROCEDIMIENTO

Se simulara el siguiente circuito en el PSPICE y luego se montará en el board.

Para el circuito práctico se diseña un arrancador con compuertas y para el pulso de reloj se
configurará un 555 astable.
 CIRCUITO SIMULADO

En el análisis de la salida se obtuvo lo siguiente:

 Señal
H Señal up Q1 Q2 Q3 Q4
Doum
1 ↑ 0 0 0 0 0
1 ↑ 0 1 0 0 0
1 ↑ 0 1 1 0 0
1 ↑ 0 1 1 1 0
1 − ↓ 0 1 1 1
1 − ↓ 0 0 1 1
1 − ↓ 0 0 0 1
TABLA DE VERDAD

CONCLUSIONES

El estado del flip flop cambia solo cuando una de sus entradas cambia de valor de lo
contrario mantiene su posición.

Para lograr un buen funcionamiento del flip flop se necesita un un circuito anti rebote
para lograr un buen suicheo y así evitar errores en la información.

La salida de Q y Q negado depende del momento en que se active el reloj con respecto

a la entrada.

Que por medio de una señal sincrónica podemos evitar la indeterminación en un flip

Flop.

Se comprobó la parte teórica vista en clase.