Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Circuitos Integrados Telmex
Circuitos Integrados Telmex
Flips-Flops
Un biestable, tambin llamado bscula (flip-flop en ingls), es un multivibrador
capaz de permanecer en un estado determinado o en el contrario durante un
tiempo indefinido. Esta caracterstica es ampliamente utilizada en electrnica
digital para memorizar informacin. El paso de un estado a otro se realiza
variando sus entradas. Dependiendo del tipo de dichas entradas los biestables
se dividen en:
Asncronos: slo tienen entradas de control. El ms empleado es el biestable
RS.
Sncronos: adems de las entradas de control posee una entrada de
sincronismo o de reloj. Si las entradas de control dependen de la de
sincronismo se denominan sncronas y en caso contrario asncronas. Por lo
general, las entradas de control asncronas prevalecen sobre las sncronas.
RS
JK
ASINCRONO
uso comun
interes
teorico
POR EL NIVEL
interes
teorico
interes
teorico
POR FLANCO
interes
teorico
uso comun
uso comun
uso comun
interes
teorico
MAESTRO
ESCLAVO
uso comun
uso comun
uso comun
interes
teorico
Biestable RS
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales
permiten al ser activadas:
Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la
ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas entradas a la
vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a
bajo, si el flip-flop est construido con puertas NOR, o a alto, si est construido con puertas
NAND. El problema de que ambas salidas queden al mismo estado est en que al desactivar
ambas entradas no se podr determinar el estado en el que quedara la salida. Por eso, en las
tablas de verdad, la activacin de ambas entradas se contempla como caso no deseado (N. D.).
Q (NOR)
Q' (NAND)
N. D.
N. D.
Q (NOR)
N. D.
X=no importa
Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.
El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0). Si se
aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El funcionamiento de un
dispositivo activado por el flanco negativo es, por supuesto, idntico, excepto que el disparo
tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada
flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida
adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En funcin del
modo de activacin de dicha entrada de sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en ingls).
Activo por flanco (de subida o de bajada).
La ecuacin caracterstica del biestable D que describe su comportamiento es:
Qsiguiente=D
y su tabla de verdad:
Qsiguiente
X=no importa
Esta bscula puede verse como una primitiva lnea de retardo o una retencin de orden cero
(zero order hold en ingls), ya que los datos que se introducen, se obtienen en la salida un ciclo
de reloj despus. Esta caracterstica es aprovechada para sintetizar funciones de
procesamiento digital de seales (DSP en ingls) mediante la transformada Z.
Ejemplo: 74LS74
Biestable T (Toggle)
nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unin que se
corresponde a la entrada T.
La ecuacin caracterstica del biestable T que describe su comportamiento es:
y la tabla de verdad:
Qsiguiente
Biestable JK
Es verstil y es uno de los tipos de flip-flop mas usados. Su funcionamiento es idntico al del
flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est en
que el flip-flop J-K no tiene condiciones no validas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo),
cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:
J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la
ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de activarse
ambas entradas a la vez, la salida adquirir el estado contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su comportamiento es:
Qsiguiente
X=no importa
http://homepage.cem.itesm.mx/pchavez/material/arqui/Modulos/ModuloVICircui
tosSecuenciales/MaterialCircuitosSecuenciales/FlipFlops/FlipFlops.htm
https://es.wikipedia.org/wiki/Biestable
https://www.youtube.com/watch?v=mpMYm6LHKKM
al componente que produce impulsos con una determinada frecuencia. Se puede tratar de
componentes mecnicos, elctricos, electrnicos o de conjuntos, que son necesarios para
procesamiento de datos y para sincronizar. El generador de reloj suele servirse de un
controlador en una unidad funcional
9. Que es un flanco?
Flanco, en electrnica, la transicin del nivel bajo al alto (geografa ) o del nivel
alto al bajo (flanco de bajada) de una seal digital.
En una seal digital, se denomina flanco a la transicin del nivel bajo al alto
(flanco de subida) o del nivel alto al bajo (flanco de bajada).
En la siguiente figura se representa un circuito demasiado tpico de detector de
flancos junto con su cronograma. Su funcionamiento es como sigue:
Al pasar la seal A de bajo a alto, tras el retardo, t1, propio por la puerta NO, su
salida, B, conmutar a bajo. Pero durante dicho retardo, ambas entradas de la
puerta NO Y quedan a alto, lo que har que, transcurrido su tiempo de retardo,
t2, su salida proporcione un impulso negativo de duracin t1. De este modo se
indica que en la entrada A se ha producido un flanco de subida.
En la segunda figura se puede observar un detector de flanco de bajada. Este
enva un pulso positivo ante un flanco de bajada en la entrada.
Algunos circuitos digitales (biestables, contadores, registro de desplazamiento,
etc.) poseen entradas de sincronismo que se activan por flancos.
En la figura dos el flanco de bajada es detectado por el retardo que realiza la
compuerta not as cuando a la entrada haya uno las dos entradas de la or
negada sern uno y cero, por tanto la salida ser de cero, pero en el momento
en que la entrada sea de cero la conexin directa que hay a la or negada nos
dar un cero inmediato en una de sus entradas, mientras que por el retardo
que presenta la not tambin tendremos un cero y esto nos generar un uno a
la salida por unos momentos, o sea la deteccin del flanco de bajada.
MEMORIAS
1.
2.
como?
4.
5.
6.
Que es un byte?
7.
8.
9.
CONTADORES
1.
2.
3.
4.
5.
contador?
6.
7.
8.
9.
se llama contador
10. Las entradas de reloj estn conectadas en
en
un contador sncrono
11. Uno de los usos ms comunes e interesantes de los contadores
es como
12. Cul es el objetivo del uso de diagramas de tiempo?
13. Cules son los tipos de contadores sncronos?
14. Cul es la diferencia entre un contador sncrono y un
asncrono
15. Cuando usamos un contador en cascada
16. Cuantos basculadores debe tener un contador asncrono de
con modulo de 12
17. Como se le conoce un circuito secuencial
18. Existen varios tipos de contadores cuales son los ms comunes
19. Cul es la finalidad que tiene un circuito contador
20. Que es el mdulo de un contador
21. Que es un contador en BCD
22. Como se le conoce al contador que tiene 10 estados distintos