Apuntes para el diseo de un

amplificador multietapas con TBJs

Autor: Ing. Ada A. Olmos

Ctedra: Electrnica I
- Junio 2005 -

Facultad de Ciencias Exactas y Tecnologa

UNIVERSIDAD NACIONAL DE TUCUMAN

Diseo de un amplificador multietapas con TBJ

Para explicar el diseo de un amplificador multietapas de audio, se plantear un
problema:
Se desea amplificar la seal de salida de auriculares de un discman para excitar
parlantes. Para ello se usar un pre-amplificador de audio, el que excitar una
etapa amplificadora de potencia. Se solicita el diseo de la etapa preamplificadora, la que deber tener las siguientes caractersticas:
Amplitud de la seal de entrada 50 [mV
Ganancia de tensin Av 100
Impedancia de entrada Zin 5 K
Impedancia de salida Zout 50
Frecuencia de corte inferor fL< 20Hz
Frecuencia de corte superior fH>30 KHz
Resolucin:
Como se necesita una ganancia mayor a 100, seguramente se necesitar ms de
una etapa para lograrlo, puesto que los amplificadores de ganancia grande son
inestables. Por este motivo, se debe pensar en colocar dos etapas idnticas en
cascada para lograr que la ganancia total sea mayor a 100, como lo solicitado, y
una tercera etapa cuya impedancia de salida sea chica. Entonces, el diagrama de
bloques total ser:

Eleccin de la fuente de alimentacin:

Para comenzar con el diseo se elegir el valor de la tensin de la fuente de
alimentacin, con el siguiente criterio:
Como la seal que excitar el amplificador es de 50mV y se solicita que la
ganancia sea de 100, entonces el valor de pico de la seal de salida ser:
100 x50 103 [V ] = 5 [V ] ;
La tensin sinusoidal de salida, se desarrollar alrededor del punto de
polarizacin VCE, el lmite superior estar dado por el valor de VCC y el lmite
inferior por la tensin de saturacin de colector emisor VCE SAT. Esto se puede
observar en la figura de abajo:

AAO

Electrnica I
- Pgina 2-

FACET-UNT

En base a lo arriba descrito, entonces la tensn de fuente deber ser mayor o

igual que el doble de la tensin de pico. O sea :
VCC 2 x5 [V ] 10 [V ]

Por lo tanto se adopta:

VCC = 12 [V ]

Clculo de la primera etapa

A continuacin se elige una configuracin de amplificador. Se propone:

Esta configuracin es elegida por sus conocidas caractersticas de estabilidad y

linealidad. Las caractersticas principales de esta configuracin son: Ganancia
chica e impedancia de entrada y de salida grande.

AAO

Electrnica I
- Pgina 3-

FACET-UNT

Para comenzar el diseo de la etapa amplificadora propuesta, se elegir el

elemento activo. Para ello se tendr en cuenta el rango de frecuencia en el que
debe trabajar. En base a ello se elige el BC548B, cuyos parmetros son: = hfe =
330, hie = 3200, hre = 0; 1/hoe= 0.
A continuacin se adoptar:
VRC = 6[V]; para garantizar mxima excursin de salida
IC = 5 [mA]; ya que IC mx = 200[mA] segn hojas de dato
Con estos dos valores se calcula R3 :
R3 =

VR3
= 1.2K
IC

Clculo de la ganancia de la primera etapa

Como se solicita que la ganancia total del pre-amplificador es de 100 y se conoce
que el tipo de configuracin elegida es muy estable pero su ganancia no es muy
grande, entonces, se deber poner dos etapas idnticas en cascada, para que
ganen como mnimo 100 entre ambas. Por lo tanto cada una de ellas, debe ganar
como mnimo 10 veces o 20dB.
Se calcula la ganancia de esta etapa. Para ello se dibuja el modelo para pequeas
seales:

En l se puede ver que:

VS = ib . hie + ie . R4 = ib . hie + (1 + h fe ) . ib . R4 = ib . hie + (1 + h fe ) . R4
VS ib . hie + h fe . R4

Esta aproximacin: 1 + h fe h fe ; se puede realizar ya que hfe >>1

VO = iC . R3 = h f e . ib . R3
AAO

Electrnica I
- Pgina 4-

FACET-UNT

(1)

AV =

iC . R3
ib . hie + h fe . R4

ib . h fe R3
ib . hie + h fe . R4

h fe R3
hie + h fe . R4

R3
R4

Por lo tanto, se adopta:

AV =

R3
R
> 10 R4 < 3
10
R4

R4 = 100

A continuacin se plantea la malla externa:

(2) VCC = I p . ( R1 + R2 )
I p 10. I B
I p 10.

IC

151.5 [ A]

Como:

I p R2 = VBE + I C R4
reemplazando por el valor de Ip, se obtiene:
R2 8580 , por lo tanto adopto R2 = 7200

Reemplazando en (2) se obtiene: R1 = 72000

Esta etapa debe excitar a otra etapa idntica por lo tanto el modelo es:

AAO

Electrnica I
- Pgina 5-

FACET-UNT

Como se observa, la impedancia de entrada de la segunda etapa es la carga de la

primera y por lo tanto influir en el clculo de la ganancia de la primera etapa, ya
que se pone en paralelo con la resistencia que est en colector R3.
Al realizar el modelo hbrido de la primera etapa cargada, este queda:

Por esto, es imprescindible calcular la impedancia de entrada de la segunda

etapa, pero como la primera y la segunda etapas son idnticas:
Zi1= Zi2.
Del modelo hbrido:

Vs is ( R1 // R2 //( hie + (1 + h fe ) R4 ))
Zi =
=
is
is
Reemplazando por los valores correspondientes, se obtiene:

Zi = 5700
Como se dijo, esta impedancia, se pone en paralelo con R3 y la ganancia de la
primera etapa queda:
R // Z i
AV = 3
R4
Al realizar los clculos:
AV = 9.9
Clculo de la segunda etapa
La segunda etapa, ser excitada por la salida de la primera etapa. A esta, no es
necesario calcularla ya que ser idntica a la primera, pero la ganancia ser
distinta por que la carga de esta etapa es distinta, a ello se volver luego de
disear la tercera etapa.
Clculo de la tercera etapa
AAO

Electrnica I
- Pgina 6-

FACET-UNT

La tercera etapa debe proporcionar una impedancia de salida baja, su ganancia

no es importante ya que el requisito de ganancia ser cumplido por la primera y
la segunda etapa. Por esto se elige la siguiente configuracin:

Para el diseo de esta etapa, se trabajar con el mismo elemento activo que en las
anteriores. Se adopta:
VCE = 6[V]
IC =5 [mA]

R7 = 1200

Se plantea una malla:

VR 6 = VBE + VR 7 = 0.7 + 6 = 6.7[V ]

Como las corrientes de colector son iguales en las tres etapas, las corrientes de
polarizacin tambin los sern:
R6 =
R5 =

VR 6
= 44 K
Ip

VCC V R 6
= 35 K
Ip

Una vez calculados los componentes del circuito es necesario calcular la

impedancia de entrada, para recalcular la ganancia de la etapa 2, y la impedancia
de salida a fin de verificar lo solicitado.
Para el clculo de la ganancia de tensin y de la impedancia de entrada, se realiza
el modelo del circuito:

AAO

Electrnica I
- Pgina 7-

FACET-UNT

Clculo de la ganancia de tensin:

Av 3 =

(1 + h f e )ib R7
Vo
=
1
VS
hie + (1 + h fe ) R7 ib

Clculo de la impedancia de entrada:

Z i 3 = R5 // R6 //[hie 3 + (1 + h fe ) R7
Z i 3 = 13.4 K

Clculo de la impedancia de salida:

Para ello, se coloca un generador VO en la salida, de amplitud conocida y se
cortocircuita la entrada ya que en ese nodo haba un generador de tensin.

Zo =

Vo
Io

io = ib + ie + ib h fe
Vo = ib .hie 3 = ie .R7
Reemplazando en io:
io = (1 + h fe +

hie 3
)ib
R7

Reemplazando en Zo:
AAO

Electrnica I
- Pgina 8-

FACET-UNT

 h
R7 ie
1+ h
ib .h ie
fe
Zo =
=
hie

h
1 + h fe + ie ib R7 +
1 + h fe
R7

Calculando:
Z o = 9.7

Por lo tanto se verifica lo solicitado en el enunciado

Clculo de la ganancia total:
Con el valor de la impedancia de entrada de la tercera etapa se calcula la
ganancia de la etapa 2. Se recuerda que este es caso es idntico al planteado para
el clculo de la ganancia de la etapa 1.
AV 2 =

R3 // Z i 3
R4

AV 2 = 11

Por lo tanto la ganancia total del pre-amplificador ser:

AV = AV 1 . AV 2 . AV 3 = 108.9 = 40.74dB

Se observa que se cumple con el requisito de ganancia.

Clculo de los capacitores de desacople
Para el capacitor de entrada el circuito que se ve es:

Cs y Zi1 configuran un filtro pasa alto, que la seal senoidal Vs debe pasar. La
caracterstica aproximada de este filtro es:

AAO

Electrnica I
- Pgina 9-

FACET-UNT

Como se dijo, VS es una seal senoidal cuyas frecuencias estn comprendidas

entre 20 Hz y 30 KHz. Debido a la respuesta del filtro las frecuencias altas no
tendrn problema en sobrepasarlo, pero las bajas s. Por ende, se debe disear el
filtro para que la mnima frecuencia pase, o sea:

f mn f c
donde fmn=20 Hz
Como:

c= CS .Zi1 =
Entonces:
Cs

Se adopta:

1
2 Z i1 f mn

Cs = 10 F

El capacitor de desacople, ubicado entre las etapas 1 y 2 ser de idntico valor al

ya calculado, por que Zi1= Zi2.
El capacitor de desacople ubicado entre las etapas 2 y 3 tambin ser igual.
Con esto concluye el diseo del preamplificador. El circuito total queda:

AAO

Electrnica I
- Pgina 10-

FACET-UNT

2.2.- Excite el circuito con una seal senoidal Vs = 0.05 [V] y frecuencia de 1
KHz. Obtenga la curva AV vs f. Verifique el rango de frecuencia en el que el
amplificador puede operar.
Al realizar el barrido en frecuencia del pre-amplificador se obtienen los
siguientes grficos:

En el grfico de amplitud se observa que:

La ganancia es de 40 dB en la zona de planicie
Los puntos de media potencia (-3dB) estn en aproximadamente en 5Hz y
2MHz, los que determinan el ancho de banda. Dentro de este rango no
existir distorsin de frecuencia.

AAO

Electrnica I
- Pgina 11-

FACET-UNT

En el grfico de fase, se observa que la fase es de 360, en el intervalo de 40 Hz a

400 KHz.

Quienes determinan el ancho de banda son principalmente los capacitores de

desacople y el elemento activo.
Para analizar la influencia de los capacitores se cambiarn en el circuito por otros
de menor valor.
Si se cambia el capacitor de entrada por uno de valor 1F, se obtiene:

En el grfico de ganancia se observa que la frecuencia de corte inferior aument

a 30Hz, mientras que la de corte superior se mantiene en 2 MHz. En el grfico de
fase se ve que la fase es de 360 desde los 300Hz hasta los 400 KHz
aproximadamente. En ambos grficos la variacin se dio en las frecuencias
inferiores.
Si se realiza una variacin de este capacitor desde 0.1F a 10F, se obtiene:
AAO

Electrnica I
- Pgina 12-

FACET-UNT

Se nota en el grfico de ganancia que cuanto menor es el capacitor de entrada

mayor es la frecuencia de corte inferior, mientras que la frecuencia de corte
superior no sufre modificaciones puesto que sta es fijada por el elemento activo.
Si se cambia adems los otros dos capacitores, de acople, por 1F, y se mantiene
el de entrada en 10F, se obtiene:

Se observa que el valor de estos, influye de la misma manera que el capacitor de

entrada, aumentando el valor de la frecuencia de corte superior y por lo tanto
disminuyendo el ancho de banda.
2.3.- Calcule y mida los valores de Zin y Zo.
Los clculos de impedancia de entrada y de salida se realizaron en los puntos
anteriores. Los valores calculados fueron:

Zi = 5700 y

Z o = 9.7

Si se realiza un grfico de la impedancia de entrada en funcin de la frecuencia,

se logra:

AAO

Electrnica I
- Pgina 13-

FACET-UNT

Loas valores obtenidos son prximos a los calculados.

Si se cambian los capacitores por otros de valor 1F, la grfica cambia de la
siguiente manera:

Donde se ve, que la impedancia cambi en el rango de las frecuencias bajas.

En cuanto a la impedancia de salida, el grfico es:

Se observa que efectivamente esta es pequea, del orden de los 9, segn lo

medido y en concordancia con lo calculado.

AAO

Electrnica I
- Pgina 14-

FACET-UNT