GUIAS NICAS DE LABORATORIO

CIRCUITOS SECUENCIALES
AUTOR: ALBERTO CUERVO

SANTIAGO DE CALI
UNIVERSIDAD SANTIAGO DE CALI
DEPARTAMENTO DE LABORATORIOS

DDEEPPAARRTTAAM
MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE CCIIRRCCUUIITTOOSS SSEECCUUEENNCCIIAALLEESS

CIRCUITOS SECUENCIALES
Procedimiento de diseo
OBJETIVO
Los circuitos digitales pueden ser combinacionales, esto es, las salidas en un instante
dado del tiempo son enteramente dependientes de las entradas presentes en ese mismo
tiempo. Aunque cada sistema digital debe poseer circuitos combinacionales,
frecuentemente incluyen elementos de memoria como flip-flops que requiere que el
sistema sea descrito en trminos de la lgica secuencial.
La prctica presente tiene como objetivo fundamental reforzar los conocimientos que
posee el estudiante sobre el mtodo general de diseo de circuitos secuenciales con la
construccin de un sistema digital descrito en palabras.
A partir de esta descripcin se elabora el diagrama de estados del circuito y se siguen
ordenadamente los pasos de diseo hasta obtener el circuito terminado.
Los elementos a utilizar para la construccin del circuito se encuentran en el mdulo
DIGI BOARD2 del laboratorio de la Universidad Santiago de Cali.
INTRODUCCIN
El anlisis de los circuitos secuenciales comienza del diagrama de un circuito y culmina
en una tabla o diagrama de estados.
El diseo de un circuito secuencial parte de una serie de especificaciones y culmina en
un diagrama lgico.
Asignacin de estados.
El costo de la parte combinacional de un circuito secuencial puede reducirse usando los
mtodos de simplificacin conocidos para los circuitos combinacionales. Sin embargo hay
otro factor conocido como el problema de asignacin de estados, que entra en juego
para la minimizacin de las compuertas combinacionales. Los procedimientos de
asignacin de estados tienen que ver con los mtodos para la asignacin de valores
binarios a los estados, de forma tal que se reduce el costo de los circuitos
combinacionales que alimentan a los flip-flops.
Procedimiento de diseo
El diseo de un circuito secuencial sincrnico comienza a partir de un conjunto de
especificaciones y culmina en el diagrama lgico de un circuito o una lista de funciones
de Boole a partir de las cuales se puede obtener el diagrama lgico.
Los pasos consecutivos que se recomiendan seguir en el diseo de un circuito secuencial
DDEEPPAARRTTAAM
MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE CCIIRRCCUUIITTOOSS SSEECCUUEENNCCIIAALLEESS

son los siguientes:

1. Se establece la descripcin en palabras del comportamiento del circuito.
2. Se elabora el diagrama de estados del circuito o cualquier otra informacin
pertinente a partir de la descripcin en palabras del problema
3. Se determina el nmero y el tipo de flip-flops que se van a utilizar. El tipo de flipflop muchas veces es un requisito impuesto en el numeral 1
4. Se asignan valores binarios a cada estado si en el numeral 2 stos estn designados
por letras o smbolos.
5. Se elabora la tabla de excitacin del circuito y las tablas de salida.
6. Usando mapas o cualquier otro mtodo de simplificacin se deducen las funciones de
excitacin de los flip-flops y las funciones de salidas.
7. Se dibuja el diagrama lgico del circuito.
El procedimiento de diseo descrito se utilizar para encontrar el diagrama lgico del
problema que se plantea a continuacin.
PLANTEAMIENTO DEL PROBLEMA
1.- Descripcin en palabras de la operacin del sistema digital.
Disee la unidad de control de una mquina de dulces operada con monedas. El dulce
cuesta $400 y la mquina slo acepta monedas de $100 y $200. Hay que regresar cambio
si se depositan ms de $400. No se pueden depositar ms de $500 en una sola compra,
por tanto el mximo cambio es una moneda de $100. La unidad de control tiene dos
entradas X y Y que son salidas del detector de monedas como se muestra en la figura
siguiente. Este detector genera un 1 en la seal X si se deposita una moneda de $100 y
un 1 en la seal de salida Y si se deposita una moneda de $200. Las lneas X y Y regresan
automticamente a 0 en el siguiente pulso de reloj. Supondremos que es imposible
fsicamente insertar dos monedas al mismo tiempo, y por tanto no podremos tener X = Y
= 1.
La unidad de control tiene dos salidas D y C. El dulce sale de la mquina si hay un 1 en la
seal D y se regresa una moneda de $100 si hay un 1 en la seal C.

SOLUCIN

D
Detector de

UNIDAD

Unidad de
entrega de
dulces

DE

monedas

CONTROL

Unidad de
entrega del
cambio

Diagrama funcional de la mquina de dulces

DDEEPPAARRTTAAM
MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE CCIIRRCCUUIITTOOSS SSEECCUUEENNCCIIAALLEESS

2.- En este paso elaboraremos un diagrama de estados que cumpla con los
requerimientos planteados. Este diagrama de estados se muestra a continuacin
Diagrama de Estados
En el diagrama anterior, los estados a, b, c y d de la unidad de control representan la

00/ 00

XY/DC

10 / 00

a
01 / 00
01 / 00

b
10 / 10
01 / 11

00 / 00
10 / 00

d
00 / 00

01 / 10

c
10 / 00
00 / 00

cantidad total del dinero depositado para la compra. Cuando la moneda depositada
incrementa la cantidad a $400 $500, la unidad de control regresa al estado a y entrega
el dulce junto con el cambio en caso necesario.
El conjunto de estados es entonces:
Estado a: representa que no se ha depositado ningn dinero, estado inicial
Estado b: representa que se han depositado $100
Estado c: representa que se han depositado $200
Estado d: representa que se han depositado $300
3.- Como hay 4 estados necesitaremos 2 flip-flops JK que llamaremos flip-flop A y flipflop B
4.- Asignaremos los siguientes valores binarios a los estados de nuestra Unidad de
Control:
AB
Estado a.............. 0 0
Estado b...............0 1
DDEEPPAARRTTAAM
MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE CCIIRRCCUUIITTOOSS SSEECCUUEENNCCIIAALLEESS

Estado c...............1 0
Estade d...............1 1
5.- Teniendo en cuenta la tabla de excitacin de un flip-flop JK que se muestra a
continuacin, se puede elaborar la tabla de excitacin de los flip-flops A y B a partir del
diagrama de estados.
Q
0
0
1
1

Q (t+1)
0
1
0
1

0
1
X
X

X
X
1
0

Tabla de excitacin de un flip-flop JK

X: condicin de no importa
Estado siguiente
Est Presente
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

Entradas de excitacin

Entradas
X
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

Y
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A
0
1
0
X
0
1
1
X
1
0
1
X
1
0
0
X

B
0
0
1
X
1
1
0
X
0
0
1
X
1
0
0
X

JA
0
1
0
X
0
1
1
X
X
X
X
X
X
X
X
X

KA
X
X
X
X
X
X
X
X
0
1
0
X
0
1
1
X

JB
0
0
1
X
X
X
X
X
0
0
1
X
X
X
X
X

Tabla de excitacin de los flip-flops A y B

En la tabla anterior no se incluyeron los valores de las salidas D y C en cada fila de la
misma por ser relativamente simple.

DDEEPPAARRTTAAM
MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE CCIIRRCCUUIITTOOSS SSEECCUUEENNCCIIAALLEESS

KB
X
X
X
X
0
0
1
X
X
X
X
X
0
1
1
X

6.- De la tabla de excitacin anterior se pueden elaborar los siguientes mapas para
encontrar las funciones simplificadas de las excitaciones de los flip-flops A y B.
De acuerdo a la simplificacin efectuada en los mapas anteriores, las funciones de
excitacin de los dos flip-flops sern:
AB

XY

AB

00

01

11

10

00

01

11

10

00

01

11

10

00

01

11

10

JB 00

00

01

01

11

11

10

10

00

01

11

10

00

01

11

10

XY

KA

JA

XY

AB

XY

AB

KB

JA = KA = Y + BX
JB = X
KB = X + AY
Los mapas de Karnaugh para las salidas D y C de la Unidad de control se pueden obtener
directamente del diagrama de estados como se muestra a continuacin.

AB
XY

AB
00

01

11

10

00

01

11

10

XY

D = AY + ABX
C = ABY

00

01

11

10

Mapas de Karnaugh

DDEEPPAARRTTAAM
MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE CCIIRRCCUUIITTOOSS SSEECCUUEENNCCIIAALLEESS

7.- Con estas funciones, se construye el circuito para la Unidad de Control.

Monte este circuito en el laboratorio y compruebe el diagrama de estados elaborado.

Y
D
X
C
lgica
combinacional
B

Q 1J
Q1K

pulsos de reloj

Q 1J
Q1K

BIBLIOGRAFA
1. M. Morris Mano, Lgica Digital y Diseo de Computadores , Editorial Dossat S.A.,
1982
2. System Technick, Mdulo DIGI BOARD2 Descripcin Tcnica
3. Vctor P. Nelson, H. Troy Nagle, Bill D. Carroll y J. David Irwin, Anlisis y Diseo de
Circuitos Lgicos Digitales , Prentice-Hall Hispanoamericana, S.A., 1996
4. J.F. Wakerly, Digital Design Principles and Practices , 2 ed., Englewood Cliffs, NJ:
Prentice-Hall, 1984
5. ZVI Kohavi, Switching and Finite Automata Theory , McGraw-Hill Book Co., 1970

DDEEPPAARRTTAAM
MEENNTTOO DDEE LLAABBOORRAATTOORRIIOOSS
GGUUIIAASS DDEE CCIIRRCCUUIITTOOSS SSEECCUUEENNCCIIAALLEESS