TRANSISTORES DE EFECTO DE CAMPO

FET

Muy pocas veces las analogas son perfectas y en ocasiones pueden ser
engaosas, pero la analoga hidrulica de la figura siguiente proporciona un
sentido al control del FET en la terminal de compuerta y a la conveniencia de la
terminologa aplicada a las terminales del dispositivo. La fuente de la presin
del agua puede semejarse al voltaje aplicado del drenaje a la fuente, el cual
establecer un flujo de agua (electrones) desde el grifo o llave (fuente). La
"compuerta", por medio de una seal aplicada (potencial), controla el flujo del
agua (carga) hacia el "drenaje". Las terminales del drenaje y la fuente estn en
los extremos opuestos del canal-n, como se ilustra en la figura anterior, debido
a que la terminologa se define para el flujo de electrones.

Indican la variacin entre la intensidad de

drenador en funcin de la tensin de puerta.

PRINCIPIO DE OPERACION DEL JFET

A continuacin se explica cmo se controla un JFET.
Al igual que sucede con los transistores BJT el JFET
tiene tres regiones de operacin:
Regin de corte
Regin lineal
Regin de saturacin

Regin de corte: la condicin de la regin de corte es que el canal est completamente

estrangulado en las proximidades de la fuente, lo que sucede cuando la tensin
puerta-fuente es menor que la tensin de estrangulamiento (VGS<VP). En este
caso ID=0.
Regin lineal: es la regin en que se produce un incremento de la intensidad ID al
aumentar VDS. Este incremento es lineal para bajos valores de VDS aunque la
linealidad se pierde cuando VDS se acerca a -VP.
En la zona lineal se observa como al aumentar la tensin drenador surtidor
aumenta la intensidad de drenador.
Para trabajar en la regin lineal se deben dar dos condiciones:
VGS > VP
VGD > VP VGS > VP + VDS
Estas condiciones equivalen a admitir que el canal de conduccin no se estrangula
por la zona de depleccin en inversa tanto en el extremo de drenaje como en la
fuente. El valor que toma la corriente ID es

Regin de saturacin: la regin de saturacin tiene lugar cuando la tensin entre

drenador y puerta alcanza la tensin de estrangulamiento. Para que ello
ocurra, el canal N, tiene que estar estrangulado en el extremo cercano al
drenaje, pero no en el extremo del canal cercano a la fuente. Entonces, al
igual que en el caso anterior, deben ocurrir dos condiciones:
VGS > VP
VGD < VP VGS < VP + VDS
En este caso la intensidad ID ya no depende de VDS, siendo su expresin
En la zona de saturacin el aumento de la tensin entre drenador y
surtidor produce una saturacin de la corriente de drenador que hace
que esta sea constante. Cuando este transistor trabaja como
amplificador lo hace en esta zona.

Repetir Ejemplo anterior pero con los siguientes valores: Idss = 7mA;
Vdd = 12V; Vp = -2.66V