Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Digitales MSI
Digitales MSI
Fecha: 29/04/2014
NOT
74LS04
Integrado
tiene 6
compuertas
inversoras
AND
74LS08
OR
74LS32
NAND
74LS00
NOR
74LS02
XOR
74LS86
Integrado
tiene 4
compuertas AND
de dos
entradas
Integrado
de 4
compuertas or de
dos
entradas
Integrado
de 4
compuertas
NAND de
dos
entradas
Integrado
de 4
compuertas NOR
de dos
entradas
Integrado
de 4
compuertas XOR
de dos
entradas
[2]
1. OBJETIVOS
Objetivos Generales:
o
o
Objetivos Especficos:
o
o
2. MARCOTERICO
Una compuerta lgica es un dispositivo que nos permite
obtener resultados, dependiendo de los valores de las
seales que le ingresemos. Es necesario aclarar
entonces que las compuertas lgicas se comunican
entre s (incluidos los microprocesadores), usando el
sistema BINARIO. Este consta de solo 2 indicadores 0 y
1 llamados BIT dado que en electrnica solo hay 2
valores equivalentes 0=0volt 1=5volt (conectadodesconectado). Es decir que cuando conectamos una
compuerta a el negativo equivale a introducir un cero (0)
y por el contrario si derivamos la entrada a 5v le
estamos enviando un uno (1). Ahora para comprender
como se comporta cada compuerta se debe ver su
TABLA DE VERDAD. Esta nos muestra todas las
combinaciones lgicas posibles y su resultado. [1]
NUMERACIN
DESCRIPCIN
GRAFICA DE DISTRIBUCION
DE PINES
Fecha: 29/04/2014
Para resolver las condiciones del circuito se realiz una
tabla de verdad de acuerdo a las condiciones
establecidas.
Tabla 2. Tabla de verdad Circuito 1.
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
[3]
Imagen 1. Distribucin display nodo y ctodo comn
3. MATERIALES Y EQUIPO
74LO4
74L08
74L32
DIPSWICH
3 DISPLAY
ANADO COMUN
CATODO COMUN
RESISTENCIAS
FUENTES DC
n1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
n2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
b1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
b2
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
m1
1
0
x
0
0
0
x
0
1
1
x
0
1
1
x
0
4. DESARROLLO Y PROCEDIMIENTO
0
1
2
3
4
5
6
7
8
9
E
E
E
E
E
E
Circuito 1
Mediante dos bombas (m1 y m2) se controla el nivel de
un depsito. El depsito tiene 2 boyas (b1 y b2).
Cuando el nivel est por debajo de la boya el contacto
correspondiente est abierto. Las bombas sacan agua
de dos pozos. Si no hay agua en el pozo la bomba no
funciona. Para controlar esto, cada pozo lleva un sensor
(n1 y n2).
El sistema funciona de la siguiente forma:
Si el nivel del depsito supera la boya b1, las bombas
est paradas.
Si el nivel del depsito est entre la boya b1 y b2,
funciona la bomba m1, si hay
agua suficiente en el pozo 1. Si no hay agua en el pozo
1 pero la hay en el 2,
funciona la bomba m2.
Si el nivel del depsito est por debajo de la boya b2,
se activa la bomba m2,
adems de la m1.
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
a
1
0
1
1
0
1
0
1
1
1
1
1
1
1
1
1
b
1
1
1
1
1
0
0
1
1
1
0
0
0
0
0
0
c
1
1
0
1
1
0
1
1
1
1
0
0
0
0
0
0
d
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
e
1
0
1
0
0
0
1
0
1
0
1
1
1
1
1
1
f
1
0
0
0
1
1
1
0
1
1
1
1
1
1
1
1
g
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
m2
1
0
x
0
1
1
x
0
1
0
x
0
1
1
x
0
Fecha: 29/04/2014
D
00
01
11
10
AB/C
D
00
01
11
10
0
0
1
0
1
1
0
1
0
1
1
1
1
1
1
1
1
1
1
0
1
0
1
1
AB/C
D
00
01
11
10
0
1
1
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
00
01
11
10
1
1
0
1
1
0
0
1
1
1
0
0
0
1
0
0
01
11
10
1
0
1
1
0
0
1
0
0
0
1
1
1
1
1
1
11
01
11
10
1
1
1
1
0
1
1
1
0
0
1
1
0
1
1
1
AB/C
D
00
01
11
10
01
00
Funcin f:
Funcin c:
00
00
AB/C
D
00
01
11
10
AB/C
1
1
1
1
Funcin e:
Funcin b:
AB/C
D
00
01
11
10
1
0
1
1
0
0
1
1
0
1
0
1
1
0
Funcin d:
Funcin a:
AB/C
D
00
01
11
10
1
0
1
1
00
01
11
10
0
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
Funcin g:
10
Fecha: 29/04/2014
Al tener la funcin se procedi armar el circuito
utilizando las compuertas lgicas: Compuertas
Circuito 2
Construir un circuito en base de puertas lgicas que
convierta un bus de cuatro bits en una salida de 7
segmentos. El rango de los valores posibles en el bus va
desde 0 a 9. En caso de que los datos ingresados estn
fuera del rango, en el display se deber mostrar la letra
E de error.
Circuito de bombas
n1
n2
B1
B2
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
M
1
1
1
0
0
1
0
0
0
1
1
0
0
1
1
0
0
M2
1
1
0
0
1
1
0
0
1
0
0
0
1
0
0
0
6. RECOMENDACIONES
B1bB2/n
1n2
00
01
11
10
00
01
11
10
1
1
0
0
1
0
0
0
1
1
0
0
1
1
0
0
B1bB2/n
1n2
00
01
11
10
00
01
11
10
1
1
0
0
1
1
0
0
1
0
0
0
1
0
0
0
7. REFERENCIAS
[1] http://www.retrogames.cl/gates.html
[2] http://deibylogicadiscreta.blogspot.com/2010/10/compuertaslogicas.html
Fecha: 29/04/2014
[3]
http://embebidos9212.blogspot.com/2013/09/laboratorionumero-9-en-este.html
8. ANEXOS
Imagen #. Funcionamiento Circuito 1.
Fecha: 29/04/2014
Imagen #. Simulacin Circuito 2. Valor de 9.