I.E.S.

JUAN DE LA CIERVA
CICLO FORMATIVO DE GRADO SUPERIOR

DESARROLLO DE PRODUCTOS ELECTRNICOS

LGICA DIGITAL Y MICROPROGRAMABLE

1 DICIEMBRE 2000

Nombre:. N de Matricula:..

1. Demostrar mediante los postulados del lgebra de Boole que es cierta la

igualdad:
a (a.b) . b(a.b) = a b
(1 puntos)
2.

Demostrar mediante los postulados del lgebra de Boole que es cierta la

igualdad:

f = a.b.c + a c = a + b.c
(1 puntos)

3. Expresar el nmero decimal 760,25 en los siguientes cdigos: Binario Natural,

BCD y hexadecimal.
(1 puntos)

4. Disear con puertas lgicas un codificador de prioridad de 4 entradas activas a

nivel bajo, sus salidas correspondientes en binario natural activas a nivel alto y
una salida que indique que no hay ninguna entrada activa.
(2 puntos)
5. Utilizando un C.I. del tipo 74155, implementar un decodificador de 4 a 8 lneas
(2 puntos)
6. En el circuito de la figura que se entrega en la hoja adjunta, obtener:
La tabla de verdad de la Funcin F1 ordenando las variables en el orden
d,c,b,a ,siendo la d la de mayor peso
La tabla de verdad de la Funcin F2 ordenando las variables en el orden
d,c,b,a ,siendo la d la de mayor peso
La tabla de verdad de la Funcin F3 ordenando las variables en el orden z,
y, x ,siendo la z la de mayor peso
La tabla de verdad de la Funcin F4
Implementar la funcin F3 con un multiplexor del tipo 74153 y una puerta
inversora.
Implementar la funcin F2 con puertas lgicas
Implementar la Funcin F1 con un decodificador de 4 a 16 lneas del tipo
74154

Lgica Digital y Microprodramable Curso 1999-2000

I.E.S. JUAN DE LA CIERVA

CICLO FORMATIVO DE GRADO SUPERIOR

DESARROLLO DE PRODUCTOS ELECTRNICOS

LGICA DIGITAL Y MICROPROGRAMABLE

1 DICIEMBRE 2000

7.

Disear un circuito,. utilizando circuitos MSI, que acepte como entrada dos
palabras de 4 bits A y B, entregando a su salida otra palabra Z tambin de 4 bits, de tal
forma que si
A < B entonces Z = B
A > B entonces Z = A
(2 puntos)

8.

Sintetizar un visualizador de cuatro dgitos decimales, realizado con displays de

siete segmentos en nodo comn y decodificador de BCD a 7 segmentos del tipo 7447. El
visualizador deber cumplir las siguientes normas:
Si el nmero decimal a representar es menor de 1.000, no debern encenderse los
ceros no significativos de la izquierda.
El cero decimal se representar por un solo 0 en la posicin de menor peso.
(2 puntos)
9.
Analizar el circuito de la figura 1, obteniendo su tabla de verdad escribiendo
ordenadamente de izquierda a derecha los distintos valores que toman las variables a, b y c.
Seguidamente utilizando un multiplexor del tipo 74153 y puertas lgicas realiza un circuito
que cumpla la tabla de verdad del circuito.

Lgica Digital y Microprodramable Curso 1999-2000

Tabla de funcionamiento del

decodificador de 4 a 10 lneas 7442
BCD/DEC

0
1
2

15

14

13

12

6
7
8
9

1
2
3
4
5
6
7
9
10
11

0
1
2
3
4
5
6
7
8
9

ANSI-IEEE 91-1984

Tabla de funcionamiento del multiplexor

74151
G
A
B
C
D0
D1
D2
D3
D4
D5
D6
D7

7
11

MUX
EN
0

10
9
4
3
2
1
15
14
13
12

0
G7
2
0

Y
W

3
4
5
6
7
ANSI-IEEE 911984

Y = A B C D0 + A B C D1 + A B C D2 + A B C D3 + A B C D4 + A B C D5 + A B C D6 + A B C D7

Tabla de funcionamiento del

multiplexor 74153
A
B

1G
1C0
1C1
1C2
1C3
2G
2C0
2C1
2C2
2C3

14
2

0
1

EN

G 0
3

MUX

7 1Y

15
10
9

11

2Y

12
13

Decodificador de 4 a 16 lneas EL 74154

74154
BIN/DEC 0
1
A0
A1

23
22

A2

21

A3

20

2
3

6
7
8
9
10
11
12
13

G1
G2

&

1
2
3
4
5
6
7
8
9
10
11
13
14
15

14

16

15

17

ANSI-IEEE 91-1984

__ __
1G 2G

Ent. binarias
A3 A2 A1 A0

Salidas
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

H
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L

X
X
X
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H

H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H

H
L
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L

X
X
X
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H

X X
X X
X X
L L
L H
H L
H H
L L
L H
H L
H H
L L
L H
H L
H H
L L
L H
H L
H H

H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H

H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H

H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H

H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H

H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H

H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H

H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H

H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H

H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H

H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H

H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H

H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H

H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H

H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H

H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L

Doble decodificador de 2 a 4 lneas

74155
Tabla de funcionamiento
X/Y
0
2
1G
1C
A
B

&
EN

2C

6
5

2
13
3

1
2G

14
15

&

2
EN

4
9
10
11
12

1Y0
1Y1
1Y2
1Y3
2Y0
2Y1
2Y2
2Y3

ANSI-IEEE 91-1984