Registros de Desplazamiento

Introduccin a los Sistemas Lgicos y Digitales 2009

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2009

Registros de Desplazamiento
Registro de desplazamiento: Es todo circuito que transforma un dato en formato serie a formato paralelo viceversa donde todas las operaciones son sincronizadas por una seal de reloj externa. Clasificaciones: Segn formato de entradas-salidas: Entrada Serie-Salida Paralelo (Serial In Parallel Out). Entrada Paralelo-Salida Serie (Parallel In Serial Out). Universal (Composicin de los dos anteriores). Entrada Serie-Salida Serie (usado como lnea de retardo)
Existen dentro de lo expuesto diferentes tipos de entradas auxiliares tales como carga (asincrnica, sincrnica ambas), reset asincrnico sincrnico, habilitacin de reloj, etc. Lo mismo con las salidas: hay registros de desplazamiento (RD)

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO SERIE-PARALELO Es aqul que convierte un string (cadena) de datos binarios en formato serie a un formato paralelo donde dichos datos se encuentran sincronizados con una seal de reloj externa. Un uso popular es dentro de la parte de recepcin de un modem de comunicaciones donde la seal recibida es un tren de bits los cuales deben ser pasados a un formato paralelo a fin de poder ser procesados convenientemente por un microprocesador, el cual slo trabaja con seales binarias en dicho formato paralelo. Est basado en una cadena de Flip-Flops tipo D. Si el RD es de N bits, el string de bits se hace entrar por el primero FF y luego de N ciclos de reloj se tiene en las N salidas de los FFs el dato ya convertido a paralelo.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO SERIE-PARALELO de 4 bits 1 /Reset D /SD Q /Q CLK Q0 D 1 /SD Q /Q CLK Q1 D 1 /SD Q /Q CLK Q2 D 1 Q3 /SD Q /Q

CLK

FF D

FF D

FF D

FF D

/CD

/CD

/CD

/CD

CLK Dato In

Din CLK

RD Q[3..0] Dout

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO SERIE-PARALELO

RD SERIE-PARALELO DE 8 BITS 74HC164 TECNOLOGA CMOS

Este registro de desplazamiento tiene dos entradas, una de las cuales se puede usar como habilitacin. El reloj es activo por flanco ascendente. El rest es activo bajo y asincrnico.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO SERIE-PARALELO

RD SERIE-PARALELO DE 8 BITS 74HC164 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO SERIE-PARALELO

RD SERIE-PARALELO DE 8 BITS 74HC164 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO SERIE-PARALELO

RD SERIE-PARALELO DE 8 BITS 74HC164 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO SERIE-PARALELO

RD SERIE-PARALELO DE 8 BITS 74HC164 TECNOLOGA CMOS Esquemtico

Simulacin con el MAX-PLUS II

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO PARALELO - SERIE Es aqul que convierte un dato en formato paralelo en un string (cadena) de datos binarios en formato serie, donde dichos datos se encuentran sincronizados con una seal de reloj externa. Un uso popular es dentro de la parte de transmisin de un modem de comunicaciones donde la seal recibida proviene de un microprocesador, el cual slo trabaja con seales binarias en formato paralelo. Dicha informacin es convertida por el RD en un tren de bits. Un RD de N bits est basado generalmente en una cadena de N Flip-Flops tipo D para la conversin de datos y un latch de N bits para la carga del dato binario al comienzo de cada sesin de transmisin. Respecto a la carga de datos en paralelo, el RD puede ser del tipo carga asincrnica carga sincrnica.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
P0 P1 P2.P(n-1) REGISTRO PARALELO - SERIE LGICA COMBINATORIA PARA CARGA ASINCRNICA /SD Q /Q CLK /SD Q /Q CLK /SD /PL

D 0 CLK

Dout

FF D

FF D

FF D

Q /Q

/CD

/CD

/CD Q[n-1..0] Din

CARGA ASINCRNICA

Dout CLK

RD

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
REGISTRO PARALELO - SERIE Tabla de verdad para un FF CARGA ASINCRNICA

/PL P(i) /SD /CD 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1

P(i) /PL /SD

/CD

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
P0 P1

REGISTRO PARALELO - SERIE P(n-1) /PL

0 1 0 CLK D /SD

0 1 D /SD

0 1 D /SD Dout

FF D

Q0 /Q CLK

FF D

Q1 /Q CLK

FF D

Q n-1 /Q

/CD

/CD

/CD

CLK

CARGA SINCRNICA

Nota: Por simplicidad en el esquema no se han conectado las entradas asincrnicas de los FFs..

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
Este RD permite dos modos de funcionamiento: Paralelo Serie (carga sincrnica) Serie - Serie

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

Modo normal de RD

Modo carga paralelo Sincrnico

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS Este RD tiene carga sincrnica activa en bajo. Se usa la misma entrada para definir el modo de funcionamiento: -Carga de datos (0). -Modo normal de uso (1). La seal de reloj puede ser inhibida con una entrada adicional Clock Inhibit. Se dispone de dos salidas una Q y la otra su negacin.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
RD BIDIRECCIONAL

0 0 1 CLK D /SD 1 Q

/SD Q /Q Entr. Der. Salida Iz.

FF D

CLK /Q

FF D

/CD /CD Entrada Iz. Salida Der. Nota: Por simplicidad en el esquema no se han conectado CLK, /SD y/CD

IaD-/(DaI)

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

RD serie-paralelo paralelo-serie con capacidad de sentido de transferencia bidireccional (Izquierda-derecha viceversa).

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento

RD PARALELO-SERIE DE 8 BITS 74HC165 TECNOLOGA CMOS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento
EJEMPLO DE APLICACIN DE RD SERIE-PARALELO

Dato in

FF D
/Q Reloj

FF D
/Q

FF D
/Q

FF D
/Q

Detector de secuencia serie.

Cuando el dato recibe la secuencia: 1 0 1 0 1 la salida de la AND se pone en 1 durante un ciclo de reloj. Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Registros de Desplazamiento Bibliografa: Apuntes de teora:

Registros de Desplazamiento. S. Noriega.

Libros:
Sistemas Digitales. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall. Diseo Digital. M. Morris Mano. Ed. Prentice Hall. 3ra edicin. Diseo de Sistemas Digitales. John Vyemura. Ed. Thomson. Diseo Lgico. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill. Digital Design:Principles & Practices. John Wakerly. Ed. Prentice Hall. Diseo Digital. Alan Marcovitz. Ed. McGraw-Hill. Electrnica Digital. James Bignell, R. Donovan. Ed. CECSA. Tcnicas Digitales con Circuitos Integrados. M. Ginzburg. Fundamentos de Diseo Lgico y Computadoras. M. Mano, C. Kime. Ed. Prentice Hall. Teora de conmutacin y Diseo lgico. F. Hill, G. Peterson. Ed. Limusa Manuales de CMOS de alta velocidad de Motorola, Texas Instruments, Fairchild, etc.. Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008