Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Apuntes de Automatismos
Apuntes de Automatismos
TEMA 1 : INTRODUCCIN A LOS AUTOMATISMOS 1 INTRODUCCIN 1.1 Definicin de automatizacin 1.2 Introduccin EL PROCESO TCNICO 2.1 Procesos continuos 2.2 Procesos discretos 2.3 Procesos discontinuos o por lotes FORMAS DE REALIZAR EL CONTROL SOBRE UN PROCESO 3.1 Control en lazo abierto ( bucle abierto ) 3.2 Control en lazo cerrado ( bucle cerrado ) OPCIONES TECNOLGICAS 4.1 Lgica cableada 4.2 Lgica programada 4.3 Organigramas para desarrollar el control de un proceso 4.4 Fases de estudio en la elaboracin de un automatismo ANLISIS DE LOS AUTOMATISMOS 5.1 Lgica combinacional 5.2 Lgica secuencial
TEMA 2 : REPRESENTACIN DE LOS AUTOMATISMOS 1 LGICA DE CONTACTOS 1.1 Elementos de entrada 1.2 Elementos de salida 1.3 Asociacin de elementos 1.3.1 Funcin lgica O 1.3.2 Funcin lgica Y 1.3.3 Funcin O lgica de funciones Y 1.3.4 Funcin Y lgica de funciones O LGICA DE FUNCIONES 2.1 Funcin "O" u "OR" ( Suma lgica ) 2.2 Funcin "Y" O "AND" ( Producto lgico ) 2.3 Funcin NOT ( Negacin, inversin o complemento ) 2.4 Funcin NOR ( NO-O ) 2.5 Funcin NAND ( NO - Y ) 2.6 Funcin OR - Exclusiva ( XOR ) 2.7 Funcin NOR - Exclusiva ( XNOR ) 2.8 Funcin IGUALDAD
LGICA NEUMTICA 3.1 Funcin "O" u "OR" ( Vlvula selectora de circuito ) 3.2 Funcin "Y" O "AND" ( Vlvula de simultaneidad ) 3.3 Funcin NO ( Negacin, inversin o complemento ) 3.4 Funcin NOR ( NO-O ) 3.5 Funcin NAND ( NO - Y ) 3.6 Funcin OR - Exclusiva ( XOR ) 3.7 Funcin NOR - Exclusiva ( XNOR ) 3.8 Funcin IGUALDAD IMPLEMENTACIN DE FUNCIONES 4.1 Implementacin de funciones lgicas con contactos 4.2 Implementacin de funciones con puertas lgicas 4.2.1 Implementacin de funciones con puertas NAND 4.2.2 Implementacin de funciones con puertas NOR 4.3 Implementacin de funciones con elementos neumticos
TEMA 3 : LGEBRA DE BOOLE 1 2 3 4 5 AXIOMAS DEL LGEBRA DE BOOLE 1.1 Postulados y teoremas TEOREMA DE DE MORGAN FORMAS DE UNA FUNCIN BOOLEANA CONVERSIN ENTRE FORMAS SIMPLIFICACIN DE FUNCIONES 5.1 Mtodo algebraico 5.2 Mtodos tabulares de simplificacin 5.2.1 Tablas de Karnaugh Simplificacin de ecuaciones en tablas de Karnaugh Estados indiferentes Azares o " Aleas tecnolgicas " 5.2.2 Tablas de Quine-McCluskey
TEMA 4 : GRAFCET 1 2 3 INTRODUCCIN EL GRAFCET 2.1 Principios bsicos DEFINICIN DE CONCEPTOS Y ELEMENTOS GRFICOS ASOCIADOS 3.1 Etapa 3.2 Accin asociada Reales, Virtuales Incondicionales Condicionales 3.3 Transicin y receptividad 3.4 Arco 3.5 Trazos paralelos
4 5
CONDICIONES EVOLUTIVAS ESTRUCTURAS EN EL GRAFCET 5.1 Estructuras bsicas Secuencia nica Secuencias paralelas 5.2 Estructuras Lgicas Divergencia en OR Convergencia en OR Posibilidades de utilizacin de estas estructuras Divergencia en AND Convergencia en AND Saltos condicionales. Retencin de secuencia Repeticin de secuencias. Concepto de macroetapa Situaciones Especiales 5.3.1 Evoluciones simultneas 5.3.2 Acciones y receptividades temporizadas 5.3.3 Transiciones temporizadas 5.3.4 Accin mantenida
5.3
IMPLEMENTACIN DE UN AUTOMATISMO A TRAVS DEL GRAFCET 6.1 Mdulo secuenciador de etapa 6.2 Obtencin de las funciones lgicas a partir del diagrama GRAFCET 6.2.1 Ecuacin de activacin / desactivacin 6.2.2 Ecuaciones de activacin de operaciones de mando 6.3 Funciones lgicas de activacin / desactivacin y estructuras lgicas 6.3.1 Divergencia en OR 6.3.2 Convergencia en OR 6.3.3 Divergencia en AND 6.3.4 Convergencia en AND CICLOS DE EJECUCIN : TIPOS 7.1 Marcha ciclo a ciclo 7.2 Marcha automtica / Parada de ciclo 7.3 Marcha automtica / Marcha ciclo a ciclo 7.4 Marcha de verificacin en el orden del ciclo TRATAMIENTO DE ALARMAS Y EMERGENCIAS 8.1 Sin secuencia de emergencia 8.2 Con secuencia de emergencia
TEMA 5 : TEORA BINODAL 1 2 INTRODUCCIN CONCEPTOS BINODALES BSICOS 2.1 Definicin general de binodo. Variables de accin 2.2 Binodo " mono " o " monodo ". Grfico representativo 2.2.1 Obtencin de la ecuacin lgica del binodo mono 2.3 Binodo " bi ". Grafo de secuencia representativo 2.4 Teoremas del binodo " bi " 1 Teorema ( prioridad de la v.d.a. negadora ) 2 Teorema ( prioridad de la v.d.a. creadora ) 2.5 Multinodo. Grafo de secuencia 2.6 Condicionantes parciales y generales
DISEO BINODAL DE AUTOMATISMOS SECUENCIALES 3.1 Variables de accin ( v.d.a ) 3.2 Estados de accin 3.2.1 Estados de accin idnticos 3.2.1.1 Estados de accin idnticos compatibles 3.2.1.2 Estados de accin idnticos incompatibles 3.2.3 Estados de accin no idnticos e incompatibles DISEO BINODAL DE AUTOMATISMOS SECUENCIALES QUE NO PRESENTAN ESTADOS IDNTICOS INCOMPATIBLES DISEO BINODAL DE AUTOMATISMOS SECUENCIALES QUE ESTADOS IDNTICOS INCOMPATIBLES 5.1 Automatismos con variable auxiliar 5.2 Variables auxiliares 5.3 Variables directivas 5.3 Discriminacin de estados de accin incompatibles 5.4 Dominio de una variable 5.5 Dominio de una situacin binodal 5.6 Estados inoperantes o transitorios 5.7 Estados inoperantes o transitorios PRESENTAN
4 5
DISEO BINODAL DE AUTOMATISMOS SECUENCIALES GOBERNADOS POR LOS CAMBIOS DE NIVEL ( FLANCOS ) EN SUS ENTRADAS a) Solucin mediante variable P diferenciada b) Solucin actuando P por flanco explcito b) Solucin actuando P por flanco implcito DISEO BINODAL DE AUTOMATISMOS SECUENCIALES CON TEMPORIZADOR 7.1 Introduccin 7.2 Tipos de temporizacin 7.2.1.- Temporizacin en la activacin Ata 7.2.2.- Temporizacin en la desactivacin Atd 7.2.3.- Temporizacin en la activacin y en la desactivacin Atad A.- Inversin a la salida B.- Inversin a la entrada 7.3 Deteccin de monodos con apariencia de binodos AUTOMATISMOS CON BINODOS DE APOYO
TEMA 6 : AUTMATA PROGRAMABLE FESTO FPC 404 1 OPERANDOS DE LOS FPC DE FESTO 1.1 1.2 1.3 Operandos monobit y multibit 1.1.1 Operandos Monobit 1.1.2 Operandos Multibit Operandos locales y globales 1.2.1 Operandos Globales 1.2.2 Operandos Locales Operadores
ESTRUCTURA DE PROGRAMACIN AWL 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 Jerarqua de los elementos awl Instruccin step ( paso ) Frases 2.3.1 Frases tpicas Instruccin step Reglas de ejecucin Influencia en el flujo del programa Instruccin nop Instruccin jmp Instruccin othrw
3 4
RESUMEN DE INSTRUCCIONES AWL REFERENCIA DE LAS INSTRUCCIONES AWL AND BID CFM CMP CPL DEB DEC EXOR INC INV JMP TO LOAD...TO NOP OR PSE RESET ROL ROR SET SHIFT SHL SHR SWAP
TEMPORIZADORES 5.1 El temporizador 5.2 Funcionamiento de un temporizador 5.3 Utilizacin de un temporizador 5.3.1 Inicializacin de un preselector de temporizador Ejemplo: Inicializacin de un Preselector de Temporizador con una base de tiempo Ejemplo : Inicializacin de un Preselector de Temporizador sin una base de tiempo 5.3.2 Activacin de un temporizador 5.3.3 Interrogacin del estado de un temporizador 5.3.4 Paro de un temporizador 5.4 Ejemplos 5.4.1 Retardo de la conexin 5.4.2 Retardo de la desconexin 5.4.3 Impulso de temporizacin 5.4.4 Impulso de desconexin
5.5
5.4.5 Impulso secuencial 5.4.6 Luz intermitente 5.4.7 Eliminacin de rearranques no deseados utilizando la estructura step de awl 5.4.8 Eliminacin de continuos rearranques de temporizadores en procesos paralelos Programas de enlaces lgicos para la ejecucin de funciones de temporizadores 5.5.1 Ejemplo : retardo de conexin 5.5.2 Ejemplo relacionado a la funcin de temporizador
CONTADORES 6.1 Generalidades 6.1.1 Contadores de hardware 6.1.2 Contadores rpidos 6.1.3 Indicacin del estado efectivo del contador 6.1.4 Mtodo multiplexor 6.1.5 Programa para visualizar el estado del contador 6.2 6.3 Funciones de los contadores 6.2.1 Aplicacin 6.2.2 Programacin de una funcin de contador Utilizacin de contadores 6.3.1 Contadores estndar 6.3.2 Utilizacin de Contadores estndar 6.3.3 Inicializacin de un Preselector de Contador Ejemplo: Inicializacin de un Preselector de Contador con un valor absoluto Ejemplo : Inicializacin de un Preselector de Contador con un MBO 6.3.4 Activacin de un Contador 6.3.5 Interrogacin del estado de un Contador 6.3.6 Conteo de eventos 6.3.7 Parada de un Contador Ejemplos 6.4.1 Contadores estndar 6.4.2 Contadores ASCENDENTES / DESCENDENTES Ejemplo : Utilizacin de un Registro como contador Programas de enlaces lgicos para la ejecucin de funciones de contadores y temporizadores 6.5.1 Ejemplo relacionado a la funcin de contador
6.4
6.5
UTILIZACIN DE REGISTROS 7.1 EJEMPLOS Utilizacin de Registros en la parte condicional de una frase Utilizacin de Registros en la parte ejecutiva de una frase
FLAGs Y FLAG WORD 8.1 Similitudes con otros operandos multibit 8.2 Diferencias otros operandos multibit 8.3 Ejemplos 8.3.1 Ejemplos en la parte Condicional 8.3.2 Ejemplos en la parte Ejecutiva 8.3.3 Registros de desplazamiento
ACCESO A LAS ENTRADAS Y SALIDAS 9.1 Organizacin de las e/s ( i/o ) 9.2 Palabras de e/s ( i/o words ) 9.3 Entradas discretas de i/o 9.4 Uso de entradas en programas 9.4.1 Entradas discretas 9.4.2 Palabras de entrada ( Input Words ) 9.5 Uso de salidas en programas 9.5.1 Salidas discretas 9.5.2 Palabras de Salida ( Output Words ) DETECCIN DE FLANCOS 10.1 Flancos 10.1.1 Flancos positivos y negativos 10.2 Recordador de flancos 10.3 Programacin de la evaluacin de flancos positivos y negativos MULTITAREA 11.1 Funcionamiento automtico y manual 11.2 Funciones 11.3 Realizacin con orden de salto ( recuperacin de subprogramas ) 11.3.1 rdenes de salto / rdenes de salto hacia atrs 11.4 11.5 11.3.2 Orden de salto con retorno automtico ( recuperacin de subprograma ) Realizacin con la tcnica de procesadores Procesadores y programas Activacin de un programa Cancelacin de un programa Activacin de un procesador Cancelacin de un procesador
10
11
12
PROGRAMAS DE EJEMPLO Ejemplo 1. Completamente secuencial Ejemplo 2. Principalmente secuencial con algunas acciones aleatorias Ejemplo 3. Acciones completamente aleatorias Ejemplo 4. Secuencias mltiples y acciones aleatorias Mquina Transfer rotativa multi-estacin
Firma no verificada
JMGO
Firmado digitalmente por JMGO Nombre de reconocimiento (DN): cn=JMGO, o=EDUCACION, ou=ELECTRICIDAD/EL ECTRONICA, c=ES Fecha: 2003.11.11 12:00:21 +01'00'
1 1.1
La Real Academia de Ciencias Exactas Fsicas y Naturales define la Automtica como el estudio de los mtodos y procedimientos cuya finalidad es la sustitucin del operador humano por un operador artificial en la generacin de una tarea fsica o mental previamente programada. Partiendo de esta definicin y cindonos al mbito industrial, puede definirse la Automatizacin como " El estudio y aplicacin de la Automtica al control de los procesos industriales " 1.2 Introduccin
La automatizacin de un proceso industrial ( mquina, conjunto o equipo industrial ) consiste en la incorporacin al mismo, de un conjunto de elementos y dispositivos tecnolgicos que aseguren su control y buen comportamiento. Dicho automatismo, en general, ha de ser capaz de reaccionar frente alas situaciones previstas de antemano, y por el contrario, frente a imponderables, tener como objetivo situar al proceso y a los recursos humanos que lo asisten en una situacin ms favorable. Histricamente, los objetivos de la automatizacin han sido el procurar la reduccin de costes de fabricacin, la calidad constante en los medios de produccin, y liberar al ser humano de las tareas tediosas, peligrosas o insalubres. Sin embargo, desde los aos 60, debido a la alta competitividad empresarial y a la internacionalizacin creciente de los mercados, estos objetivos han sido ampliamente incrementados. Tngase en cuenta que como resultado de dicha competencia, cualquier empresa actualmente se ve sometida a grandes y rpidos procesos de cambio en bsqueda de su adecuacin a las demandas del mercado, neutralizacin de los avances de su competencia, o, simplemente como maniobra de cambio de estrategia al verse acortado el ciclo de vida de alguno de sus productos. Esto obliga a mantener medios de produccin adecuados que posean una gran flexibilidad y puedan modificar oportunamente la estrategia de produccin. La aparicin de la microelectrnica y el computador, ha tenido como consecuencia el que sea posible lograr mayores niveles de integracin entre el Sistema Productivo y los centros de decisin y poltica empresarial, permitiendo que la produccin pueda ser contemplada como un flujo de material a travs del Sistema Productivo y que interacciona con todas las reas de la empresa.
Este concepto es la base de la Automatizacin Integrada - CIM- ( Computer Integrated Manufacturing ), que tiene como objetivos : * Reducir los niveles de stock y aumentar su rotacin Disminuir los costes directos Control de los niveles de stock en tiempo real Reducir los costes de material Aumentar la disponibilidad de las mquinas mediante la reduccin de los tiempos de preparacin y puesta a punto * Incrementar la productividad * Mejorar el control de calidad * Permitir la rpida introduccin de nuevos productos * Mejorar el nivel de servicio * * * *
En este contexto, lo que se pretende, es que las denominadas islas de automatizacin, tales como PLC's, mquinas de control numrico, robots etc. se integren en un sistema de control jerarquizado que permita la conversin de decisiones de poltica empresarial en operaciones de control de bajo nivel.
EL PROCESO TCNICO
Segn la norma DIN 66201, un proceso es un procedimiento para la conversin y/o transporte de material, energa y/o informaciones.
El punto principal de la automatizacin se encuentra en el sector de la produccin. De acuerdo con su funcionamiento puede distinguirse, de forma general, entre cuatro clases de procesos : * * * * Procesos de transformacin Procesos de fabricacin Procesos de distribucin Procesos de medicin y de verificacin
En los procesos de transformacin se producen materiales o energa partiendo de materias primas; tienen lugar transformaciones fsicas o qumicas. Los campos de aplicacin son la industria qumica ( p.ej. produccin de fibras sintticas ), la industria siderrgica ( p.ej. produccin de acero ), fbricas de cemento, centrales elctricas etc. En los procesos de fabricacin se modifica la forma del material por medio de elaboracin mecnica. Destacan en este sector las mquinas-herramienta de control numrico, mquinas transfer y mquinas especiales en la construccin de maquinaria, vehculos y mquinas para trabajar la madera. En los procesos de distribucin, el material, la energa o las informaciones, se distribuyen con respecto al espacio o al tiempo. Por ejemplo, existen sistemas de almacenamiento que clasifican, agrupan y entregan el material almacenado de forma totalmente automtica. En redes de energa y en centrales telefnicas automticas se controlan distribuidores de energa. En los procesos de medicin y de verificacin se analizan las propiedades mecnicas, fsicas y qumicas de los objetos. Estos procesos son tpicos en los bancos de pruebas ( p.ej. bancos de pruebas de motores ), en la tcnica de los anlisis y en ensayos de comprobacin para la aviacin y la navegacin espacial ( p.ej. simuladores de vuelo ). Un aspecto muy interesante, es clasificar los procesos industriales, en funcin de su evolucin con el tiempo. Se pueden clasificar en : * * * Continuos Discontinuos o por lotes Discretos
Tradicionalmente, el concepto de automatizacin industrial se ha ligado al estudio y aplicacin de los sistemas de control empleados en los procesos discontinuos y los procesos discretos, dejando los procesos continuos a disciplinas tales como : regulacin o servomecanismos
2.1
Procesos continuos
Un proceso continuo se caracteriza porque las materias primas estn constantemente entrando por un extremo del sistema, mientras que en el otro extremo se obtiene de forma continua un producto terminado.
Un ejemplo tpico de proceso continuo puede ser un sistema de calefaccin para mantener una temperatura constante en una determinada instalacin industrial. La materia prima de entrada es la temperatura que se quiere alcanzar en la instalacin; la salida ser la temperatura que realmente existe. El sistema de control, teniendo en cuenta la temperatura de consigna y las informaciones recibidas del proceso, ha de ejecutar las oportunas acciones para que la temperatura de la instalacin controlada se mantenga en el punto ms cercano a la de referencia.
TEMPERATURA EN LA INSTALACIN
Caldera
A la vista de la instalacin se comprueban dos caractersticas propias de los sistemas continuos : * * El proceso se realiza durante un tiempo relativamente largo Las variables empleadas en el proceso y sistema de control son de tipo analgico. Dentro de unos lmites determinados, las variables pueden tomar infinitos valores
2.2
Procesos discretos
El producto de salida se obtiene a travs de una serie de operaciones, muchas de ellas con gran similitud entre s. La materia prima sobre la que se trabaja es habitualmente un elemento discreto que se trabaja de forma individual. Un ejemplo de proceso discreto es la fabricacin de una pieza metlica rectangular con dos taladros. El proceso para obtener la pieza terminada puede descomponerse en una serie de estados que han de realizarse secuencialmente, de forma que para realizar un estado determinado es necesario que se hayan realizado correctamente los anteriores. Para el ejemplo propuesto estos estados son : * * * * * Corte de la pieza rectangular con unas dimensiones determinadas, a partir de una barra que alimenta la sierra Transporte de la pieza rectangular a la base del taladro Realizar el taladro A Realizar el taladro B Evacuar la pieza S1 S1 C1 S2 S2 C3 A B
S1 M1 S2
C2
M2 C4 A
S2
S1
C5 M3 S1 S2 C4 S2 S1
C5
Cada uno de estos estados supone a su vez una serie de activaciones y desactivaciones de los actuadores ( motores y cilindros neumticos ), que se producirn en funcin de : * * 2.3 Los sensores de posicin ( colocados sobre la cmara de los cilindros ), y contactos auxiliares situados en los contactores que activan los motores elctricos Variable que indica que se ha realizado el estado anterior Procesos discontinuos o por lotes
A B C D B E
Se reciben a la entrada del proceso las cantidades de las diferentes piezas discretas que se necesitan para realizar el proceso. Sobre este conjunto se realizan las operaciones necesarias para producir un producto acabado o un producto intermedio listo para un procesamiento posterior. Por ejemplo, se trata de formar una pieza de una mquina partiendo de las piezas representadas en la figura, que se han obtenido a partir de una serie de procesos discretos. Las piezas se ensamblarn como se indica en la figura; una vez colocadas se remacharn los cilindros superiores de las piezas C, D y E de forma que pueda obtenerse la pieza terminada.
El proceso puede descomponerse en estados, que, por ejemplo, podran ser : * * * * Posicionar piezas C, D y E Posicionar piezas B Posicionar pieza A Remachar los cilindros superiores de C, D y E
Estos estados se realizarn de forma secuencial, y para activar los dispositivos encargados de posicionar las diferentes piezas, sern necesarias : * * Seales de sensores Variables de estados anteriores
Existen dos formas bsicas de realizar el control de un proceso industrial. 3.1 Control en lazo abierto ( bucle abierto )
SISTEMA DE CONTROL
ACTUADORES
PRODUCTO DE ENTRADA
PROCESO
PRODUCTO TERMINADO
El control en lazo abierto se caracteriza porque la informacin o variables que controlan el proceso circulan en una sola direccin, desde el sistema de control al proceso. El sistema de control no recibe la confirmacin de que las acciones que a travs de los actuadores se han de realizar sobre el proceso, se hayan ejecutado correctamente.
3.2
El control en lazo cerrado se caracteriza porque existe una realimentacin de los sensores desde el proceso hacia el sistema de control, que permite a este ltimo conocer si las acciones ordenadas a los actuadores se han realizado correctamente sobre el proceso
ACTUADOR
PROCESO
PRODUCTO TERMINADO
SENSORES
La mayora de procesos existentes en la industria utilizan el control en lazo cerrado, bien, porque el producto que se pretende obtener o la variable que se controla necesita un control continuo en funcin de unos determinados parmetros de entrada, o bien, porque el proceso a controlar se subdivide en una serie de acciones elementales de tal forma que, para realizar una determinada accin sobre el proceso, es necesario que previamente se hayan realizado otra serie de acciones elementales.
OPCIONES TECNOLGICAS
El desarrollo de los automatismos, su complejidad y eficacia, ha ido parejo al desarrollo experimentado a lo largo de los tiempos. Bsicamente se puede establecer la clasificacin mostrada en el cuadro siguiente, partiendo de dos conceptos principales : el de lgica cableada y lgica programada
CLASIFICACIN TECNOLGICA
LGICA CABLEADA
LGICA PROGRAMADA
Neumtica
Fludica
Elctrica
Autmata programable
Microprocesador
Rels
Electrnica esttica
Computador
4.1
Lgica cableada
Su denominacin viene dada por el tipo de elementos que intervienen en su implementacin, en la cual las uniones fsicas se realizan mediante cables elctricos, pero tambin rels electromagnticos, interruptores, pulsadores etc., en el caso de la tecnologa elctrica. En lo referente a la tecnologa electrnica, las puertas lgicas son los elementos fundamentales mediante los cuales se realizan los automatismos. En el caso de la tecnologa fluidica, sus conexiones vienen siendo efectuadas por tuberias de acero, cobre, pvc etc. junto con elementos tales como vlvulas, presostatos, manorreductores etc. La tecnologa cableada, ha sido y es an utilizada en los automatismos industriales, aunque va quedando relegada a los accionamientos de cierta potencia, ya que frente a la lgica programada presenta los siguientes inconvenientes : * * * * 4.2 Imposibilidad de realizacin de funciones complejas de control Gran voluminosidad y peso Escasa flexibilidad frente a modificaciones Reparaciones costosas Lgica programada
Se trata de una tecnologa desarrollada a partir de la aparicin del microprocesador, y de los sistemas programables basados en ste : computador, controladores lgicos y autmatas programables.
Constantemente, debido a los altos niveles de integracin alcanzados en la microelectrnica, el umbral de rentabilidad de esta tecnologa decrece y frente a la lgica cableada presenta : * * Gran flexibilidad Posibilidad de clculo cientfico e implementacin de tareas complejas de control de procesos, comunicaciones y gestin
Como inconvenientes a corto y medio plazo, presenta la necesidad de formacin en las empresas de personal adecuado para su programacin y asistencia, al tratarse de verdaderas herramientas informticas; tambin, su relativa vulnerabilidad frente a las agresivas condiciones del medio industrial
4.3
Inicio Documentacin del proceso: Especificaciones funcionales Interpretacin del proceso Esquemas de potencia, mando, etc, Especificaciones de material, aparatos y sus valoraciones Determinacin de tiempos Montaje y sus pruebas Puesta en funcionamiento Fin
Proceso a controlar
Fin
4.4
Para el desarrollo y elaboracin correcta de un automatismo por el tcnico o equipo encargado de ello, es necesario conocer previamente los siguientes datos : a) b) c) Las especificaciones tcnicas del proceso y su correcta interpretacin La parte econmica asignada para no caer en el error de elaborar una buena opcin desde el punto de vista tcnico, pero inviable econmicamente Los materiales, aparatos, etc. existentes en el mercado que se van a utilizar para disear el automatismo. En este apartado es importante conocer tambin : * * Calidad de la informacin tcnica de los equipos Disponibilidad y rapidez en cuanto a recambios y asistencia tcnica
ESTUDIO PREVIO
Especificaciones funcionales
Toma de decisiones
Fin
a)
Estudio previo
Es importante antes de acometer cualquier estudio medianamente serio de un automatismo, el conocer con el mayor detalle posible las caractersticas, el funcionamiento, las distintas funciones etc. de la mquina o proceso a automatizar. Esto lo obtenemos de las especificaciones funcionales; base mnima a partir de la cual podremos iniciar el siguiente paso, es decir, estudiar cuales son los elementos ms idneos para la construccin del automatismo.
b)
Estudio tcnico-econmico
Es la parte tcnica de especificaciones del automatismo : relacin de materiales, aparatos, su adaptacin al sistema y al entorno en el que se haya inscrito, etc. Tambin aqu se ha de valorar la parte operativa del comportamiento del automatismo en todos sus aspectos, como mantenimiento, fiabilidad, etc. Es obvio que la valoracin econmica, que ser funcin directa de las prestaciones del mismo, ha de quedar incluida en esta parte del estudio.
c)
Decisin final
En el apartado anterior se han debido estudiar las dos posibilidades u opciones tecnolgicas posibles : lgica cableada y lgica programada. Con esta informacin y previa elaboracin de los parmetros que se consideren necesarios tener en cuenta, se procede al anlisis del problema. Los parmetros que se deben valorar para una decisin correcta pueden ser muchos y variados, algunos de los cuales sern especficos del problema concreto que se va a resolver, pero otros sern comunes, tales como los siguientes : * * * * Ventajas e inconvenientes que se le asignan a cada opcin en relacin a su fiabilidad, vida media y mantenimiento Posibilidades de ampliacin y de aprovechamiento de lo existente en cada caso Posibilidades econmicas y rentabilidad de la inversin realizada en cada opcin Ahorro desde el punto de vista de necesidades para su manejo y mantenimiento
Una vez realizado este anlisis solo queda adoptar la solucin final elegida.
El mtodo de anlisis de los automatismos se establece a partir de la naturaleza de las variables que intervienen en stos. En los sistemas de automtica secuencial, las variables toman en todo momento un nmero finito de valores manteniendo dos estados claramente diferenciados, por lo que su naturaleza es discreta y binaria. Por ello, para establecer las relaciones funcionales entre las variables intervinientes se toma el lgebra de Boole, como ente matemtico capaz de definir las leyes que relacionan un conjunto de variables discretas binarias. En general, un controlador lgico programable ejecuta unas acciones de control en base a una funcin lgica, que resulta de la observacin y posterior tratamiento de una serie de variables. Con frecuencia los controladores lgicos son sistemas que requieren la memorizacin de variables de entrada en forma de estado interno, de manera que se puedan tomar decisiones lgicas en un instante determinado, en funcin de secuencias de los valores de las variables de entrada en el pasado. Por ello disponemos de una serie de variables provenientes de consignas de mando, lecturas efectuadas por los captadores o bien, variables de estado. Dichas funciones lgicas pueden ser representadas por un conjunto de ecuaciones booleanas de la forma :
ST = f1 ( ET . QT ) Q ( T + T ) = f2 ( ET . QT )
Siendo : ET el conjunto de variables de entrada al circuito en el instante T ST el conjunto de salidas QT el conjunto de variables internas
Donde la primera ecuacin ST representa las salidas del circuito como combinacin de las variables de entrada e internas y Q (T + T ) representa la actualizacin del estado interno
5.1
Lgica combinacional
Si ocurre la no existencia de variables de estado, el anlisis del automatismo puede ser tratado segn la lgica de circuitos combinacionales, por lo cual el conjunto de ecuaciones booleanas anteriores queda reducido a la ecuacin :
ST = f ( ET )
Por tanto, la salida de un automatismo de lgica combinacional, depende nica y exclusivamente de la combinacin de las variables de entrada ( ET )
5.2
Lgica secuencial
Si la salida del automatismo en un instante determinado, depende de la secuencia de valores de las variables de entrada en instantes anteriores, es decir, existen variables de estado, entonces estamos en el caso general descrito por las dos ecuaciones lgicas enunciadas anteriormente. En este caso, el sistema deber ser analizado segn la lgica secuencial. Se comprueba que los procesos discretos y continuos, tienen una gran similitud entre s. Ambos procesos podrn controlarse mediante el mismo tipo de sistema de control; es decir, mediante un controlador secuencial. Se pueden indicar algunas de las caractersticas propias de los procesos que se controlan de forma secuencial : * El proceso puede descomponerse en una serie de estados que se activarn de forma secuencial ( variables internas ) * Cada uno de los estados, cuando est activo realiza una serie de acciones sobre los actuadores ( variables de salida ) * Las seales procedentes de los captadores ( variables de entrada ) controlan la transicin entre estados * Las variables empleadas en el proceso y sistema de control ( entrada, salida e internas ), son mltiples y generalmente de tipo discreto, solo toman 2 valores, activado y desactivado. En funcin de como se realice la transicin entre estados, los controladores secuenciales pueden ser de dos tipos : * Asncronos * Sncronos Los circuitos secuenciales asncronos son aquellos en los que las variables de entrada actan sobre el estado interno del sistema en el mismo instante en que pasan a un determinado estado, o cambian de estado. Para sistemas de control de relativa sencillez estos circuitos pueden ser adecuados, no as cuando existan problemas de fenmenos aleatorios, difcilmente controlables cuando cambia de estado ms de una variable de entrada o de estado interno simultneamente. CONTROLADOR SECUENCIAL ASNCRONO Sistema Combinacional Estados Eo+1...En+1 Clulas de Memoria Variables de salida Yo...Yn
Actuadores
En los controladores sncronos la transicin a un estado determinado se produce en funcin de las variables de entrada y de la variable asociada al estado anterior. Las variables de entrada y la variable interna estn sincronizadas mediante una seal de reloj de frecuencia fija, de forma que la transicin entre estados solo se produce para un flanco de la seal de reloj. Las clulas de memoria que almacenan las variables de entrada se activan todas, de forma conjunta con la seal de reloj, permitiendo el paso al circuito combinacional de las Xn variables; las clulas que almacenan las variables asociadas a los estados se activan mediante la seal del contador de forma individual; a cada impulso de la seal de reloj, el contador se incrementa en una unidad permitiendo el acceso a una sola clula Los controladores sncronos y asncronos descritos podran construirse empleando lgica cableada y elementos discretos de tecnologas como electrnica, electricidad o neumtica. El nico requisito que tendra que cumplir el controlador sera que el tiempo que necesita el circuito combinacional para tomar decisiones ( ciclo de trabajo ), en funcin de las variables de entrada y estados anteriores, tendra que ser mucho menor que el tiempo de evolucin del proceso.
Actuadores
Reloj
Contador
PROCESO
Al emplear lgica cableada, la configuracin del circuito combinacional y las operaciones lgicas que ha de realizar, dependen de la cantidad de variables necesarias para controlar el proceso ( variables de entrada y salida ) y del nmero de estados en que se ha desglosado ( variables internas ). Una modificacin del proceso que suponga una modificacin del n de variables anteriores o en su orden de actuacin, significa disear de nuevo el controlador secuencial.
Basndose en el microprocesador puede construirse un controlador secuencial sncrono cuya configuracin es independiente del n de variables y del orden en que stas actan en el proceso. El circuito combinacional se sustituye por la memoria del programa y la unidad operativa del microprocesador. La memoria del programa de usuario almacena las operaciones lgicas y con que variables se han de realizar; la unidad operativa se encarga de realizarlo: El contador de programa del microprocesador acceder secuencialmente a las posiciones de memoria de programa de usuario.
Toda funcin lgica puede ser representada grfica y simblicamente, dependiendo de la tecnologa utilizada en su implementacin. Dejando para un tema posterior la representacin simblica nemotcnica propia de la lgica programable, la representacin grfica de la lgica cableada puede ser bien a travs de los diagramas de contactos, si lo que se utiliza es tecnologa elctrica, o bien la representacin puede ser a travs de diagramas de funciones lgicas, si lo que se utiliza es la tecnologa electrnica de puertas lgicas. 1 LGICA DE CONTACTOS
Se trata de la representacin grfica de esquemas de automatismos elctricos, en los cuales, el elemento fundamental es el interruptor electromagntico denominado rel, junto con pulsadores, interruptores y contactores. Este mtodo de representacin ha tenido profusa difusin entre los automaticistas elctricos en la poca inmediata anterior, donde los dispositivos automticos han estado basados en armarios de rels. Este tipo de representacin grfica se sigue manteniendo ampliamente por los fabricantes de dispositivos basados en lgica programable, procurando de esta manera salvar el inconveniente de tener que formar a personal no expresamente informtico en lenguajes evolucionados de alto nivel. Por ello pasamos a mostrar los elementos fundamentales de la lgica de contactos y la representacin mediante el siguiente cuadro :
FUNCIN Nemnicos Y AND O OR Complemento
Representacin Booleana . + X
Norma CEI
DIN 40713 16
1.1
Elementos de entrada
Los elementos de entrada pueden ser pulsadores, interruptores, captadores tales como finales de carrera, detectores de proximidad, etc. Son los dispositivos fsicos mediante los cuales el automatismo realiza la observacin de las variables de entrada. Por tanto, se debe asociar a dichos elementos las variables de entrada de cuya combinacin resultar una funcin lgica que activar o no la salida correspondiente. Las variables de entrada pueden ser clasificadas como : * Variables de entrada directa * Variables de entrada inversa La variable de entrada directa, da un "1" lgico cuando es activada. La variable de entrada inversa, da un "0" lgico cuando es activada. Se representar pues como una variable negada. Segn donde se realice la observacin del automatismo, las variables de entrada pueden clasificarse como : * * Variable de entrada pura Variable de salida realimentada
La variable de entrada pura, proviene de acciones de mando del operador, o bien de la lectura de los elementos de entrada. La variable de salida realimentada, proviene de la realimentacin de una variable de salida y posterior consideracin como variable de entrada. Esto puede tener lugar en automatismos que deban ser tratados segn la lgica secuencial sncrona o asncrona.
Norma DIN Variable de entrada directa ( normalmente abierta ) Variable de entrada inversa ( normalmente cerrada ) Yo Xo
Norma NEMA Xo
Norma CEI Xo
Xo
Xo
Xo
Yo
Yo
Variable de salida
1.2 Elementos de salida Los elementos de salida debern ser asociados a las variables de salida de las funciones lgicas. Casi siempre vendrn implementadas fsicamente por el circuito de mando de un rel o de un contactor
1.3 Asociacin de elementos Los diversos elementos bien sean normalmente abiertos o normalmente cerrados, pueden conectarse de forma asociada formando diversas funciones lgicas 1.3.1 Funcin lgica O Se trata de la conexin en paralelo de diversos elementos de entrada a1 a2 a3 y = a1 + a2 + a3 y
a1
a2
a3
y = a1 . a2 . a3
1.3.3 Funcin O lgica de funciones Y Corresponde a la conexin en paralelo de dos o ms ramas en serie a1 a2 a3 y a4 a5 a6
y = ( a1 . a2 . a3 ) + ( a4 . a5 . a6 )
1.3.4 Funcin Y lgica de funciones O Corresponde a la conexin en serie de conjuntos de dos o ms ramas en paralelo
a1
a3 y
a2
a4
y = ( a1 + a2 ) . ( a3 + a4 ) A partir de las funciones bsicas enumeradas, se pueden establecer combinaciones entre ellas de diversa complejidad 2 Lgica de funciones
Los sistemas digitales se caracterizan por funcionar de modo binario, es decir, emplean dispositivos mediante los cuales solo son posibles dos estados. Por tanto, al transistor solo le vamos a permitir trabajar en la zona de corte o en la de saturacin, nunca en la zona activa ( ideal para el uso del transistor como amplificador ). Esta naturaleza biestable ( todo - nada ) o nivel alto - nivel bajo de muchos dispositivos industriales hace posible tratar su funcin mediante un clculo matemtico que solo opere con dos valores "0" y "1" Existen dos sistemas lgicos distintos : Lgica positiva : Cuando el estado alto coincide con el "1" lgico y el estado bajo con el "0" lgico Lgica negativa : Cuando el estado alto coincide con el "0" lgico y el estado bajo con el "1" lgico El desarrollo de los distintos bloques lgicos se puede realizar con elementos de alguna de las siguientes familias lgicas : * * * * * Familia RTL : Familia DTL : Familia TTL : Familia ECL : Familia C-MOS Lgica transistor - resistencia Lgica transistor - diodo Lgica transistor - transistor Lgica acoplada por emisor
2.1
Funcin "O" u "OR" ( Suma lgica ) La funcin, puerta o dispositivo OR se caracteriza porque proporciona una salida "1" siempre que sea "1" el estado de al menos una de las variables de entrada, es decir, realiza la suma lgica
S=A+B
Los smbolos ms generalizados para la representacin de la funcin lgica "OR " son : S=A+B A B C S=A+B+C
A B
La representacin de todas las combinaciones posibles de las variables de entrada y su repercusin en las salidas se expresa mediante una tabla llamada " Tabla de verdad " Tabla de verdad A 0 0 0 0 1 1 1 1 2.2 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 1 1 1 1 Representacin grfica de una ecuacin lgica con todas las combinaciones posibles de sus variables binarias ( 0, 1 ) y el resultado final N combinaciones = 2n
Funcin "Y" O "AND" ( Producto lgico ) La funcin AND se caracteriza porque la salida es "1" solamente cuando todas las variables de entrada son "1", realiza pues el producto lgico
S=AB
A B
&
S=AB
A B C
S=ABC
Tabla de verdad
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
S 0 0 0 0 0 0 0 1
2.3
Funcin NOT ( Negacin, inversin o complemento ) Representa el valor inverso de la variable o funcin. Grficamente, se expresa mediante una rayita o barra colocada encima de la variable o funcin Si A = 1, Si A = 0, A A A ser A = 0 ser A = 1 A
S=A
Tabla de verdad
A 0 1
S 1 0
2.4.-
Funcin NOR ( NO-O ) Si despus de efectuar una operacin "OR", realizamos una inversin, obtendremos la funcin NO - O o NOR S= A+B=AB A 0 0 1 1 B 0 1 0 1 S 1 0 0 0 A B 1 S=A+B
Tabla de verdad
A B
S=A+B
2.5
Funcin NAND ( NO - Y ) Si despus de efectuar una operacin AND, realizamos una inversin, obtenemos la funcin NO - Y o NAND S= AB=A+B
A B
&
S=AB
A B S=AB
S=AB
A B A 0 0 1 1 B 0 1 0 1 S 1 1 1 0
Tabla de verdad
2.6
Funcin OR - Exclusiva ( XOR ) La salida es "1" cuando las entradas estn en distinto estado S= AB=AB+AB
A B
=1
S=A + B
A B
S=A + B
Tabla de verdad
A 0 0 1 1
B 0 1 0 1
S 0 1 1 0
2.7
Funcin NOR - Exclusiva ( XNOR ) La salida es "1" cuando las entradas estn en el mismo estado S= A B=AB+AB
A B A 0 0 1 1 B 0 1 0 1
S=A
Tabla de verdad
S 1 0 0 1
2.8
Funcin IGUALDAD Se trata de una puerta lgica de igualdad, lo que quiere decir que su salida siempre tiene el mismo valor que su entrada. Es utilizada como amplificador digital S= A
Tabla de verdad
A 0 1
S 0 1
LGICA NEUMTICA
Las vlvulas neumticas realizan distintas funciones lgicas conectndolas adecuadamente. Las funciones lgicas ms complejas pueden realizarse tambin mediante la conexin de varias vlvulas El esquema lgico contiene todos los elementos necesarios y sus lneas para el funcionamiento de la mquina. En neumtica, se indican adems, todos los acoplamientos de aire comprimido ( P ) y sus escapes.
3.1
La vlvula selectora de circuito es necesaria cuando desde dos o ms puntos de emisin de seal ha de quedar accionado el mismo proceso. S=A+B Los smbolos ms generalizados para la representacin de la funcin lgica "OR " son : A B S=A+B A B C S=A+B+C
Tabla de verdad
A 0 0 1 1
B 0 1 0 1
S 0 1 1 1
2 12 1.6 14
2 1.2 1 3 1
2 1.4 3
No es posible la conexin en paralelo de vlvulas para obtener la funcin "OR", ya que de no existir la vlvula selectora de circuito, al accionar las vlvulas 1.2 1.4, el aire escapara a travs de la purga de la otra vlvula.
Si se desea llevar varias seales hacia la misma salida, es necesario conectar vlvulas selectoras en paralelo ( ya que siempre existen solo dos entradas por vlvula ) Ejemplo : 4 seales e1......e4 han de accionar el mismo proceso Nmero necesario de vlvulas Nv en una salida S Nv = Ne - 1 Ne = n de seales de entrada
Las posibilidades de conexionado de vlvulas selectoras que se representan en la siguiente figura son totalmente equivalentes en cuanto a la lgica. En la prctica sin embargo, conviene aplicar preferentemente la posibilidad a), ya que aqu las seales de entrada han de pasar por el mismo nmero de resistencias ( vlvulas ). Una composicin totalmente simtrica sin embargo, slo es posible con 2, 4, 8, 16 ... etc. seales de entrada. Se tienen las dos posibilidades de conexin siguientes
Posibilidad A 12 2 12 14 12 S 2 14 2 14
e1
e2 e3
e4
Posibilidad B
S 2 12 2 12 14 14
2 12 14
e1
e2
e3
e4
3.2
Funcin "Y" O "AND" ( Vlvula de simultaneidad ) La funcin AND se caracteriza porque la salida es "1" solamente cuando todas las variables de entrada son "1", realiza pues el producto lgico S=AB
A B
&
S=AB
A B C
S=ABC
Tabla de verdad
A 0 0 1 1
B 0 1 0 1
S 0 0 0 1
En neumtica existen en principio, 3 posibilidades de realizar la funcin Y 1 Posibilidad : Por conexin en serie S 2 1.4 1 2 1.2 1 Ventajas : 3 Coste ms bajo de elementos, solucin ms econmica 3
Desventajas : En la prctica, a menudo conducciones muy largas entre los rganos de seal. La seal de la vlvula 1.4 no se puede co-utilizar en otras combinaciones de seales, ya que slo tiene energa en conexin Y con la vlvula 1.2
Ventajas :
Las seales de las vlvulas 1.2 y 1.4 pueden co-utilizarse a voluntad en otras combinaciones de seales, ya que ambos rganos de seal quedan abastecidos directamente con energa. Ambas lneas de seal pueden llevarse por el trecho ms corto a la vlvula de simultaneidad 1.6
Desventajas : El gasto en componentes es mayor que en la 1 posibilidad. En cuanto a la energa resulta que en la salida de la vlvula de simultaneidad aparece siempre la seal ms dbil 3 Posibilidad : Con vlvula de accionamiento neumtico de 3/2 vas cerrada en reposo
S 2 1.6 1 3
2 1.2 1 3 1.4
2 3
Ventajas :
Todas las ventajas de la 2 posibilidad. Adicionalmente existe aqu la posibilidad de conectar la seal dbil en el empalme 12 y la seal fuerte en el empalme 1 de la vlvula 1.6. Con ello est garantizado que la seal fuerte aparezca en la salida 2 ( efecto de amplificacin )
Desventajas : Mayor gasto de componentes Cuando en la prctica hace falta una operacin Y con ms de dos entradas, rige anlogamente lo mismo que en el accionamiento de vlvulas selectoras de circuito.
Ejemplo : El proceso debe realizarse solamente cuando existan 5 seales e1...e5 El nmero de vlvulas de simultaneidad necesarias resulta ser : Nv = Ne - 1 = 5-1 = 4 Ne = nmero de seales de entrada
La siguiente figura muestra las dos posibilidades de conexionado de vlvulas de simultaneidad. Tambin aqu conviene dar la preferencia a la posibilidad a), como en las vlvulas selectoras de circuito. Posibilidad a
S 2 14 2 14 12 12 14 2 14
12 2 12
e1
e2
e3
e4
e5
Posibilidad b 12 2 12 2 12 2 12 14 14 14
S 2 14
e1
e2
e3
e4
e5
Ejemplo de funcin Y : El vstago de un cilindro de doble efecto ha de salir nicamente en el caso en que se accione un pulsador y al mismo tiempo se disponga de la informacin de un estado determinado de la instalacin ( por ejemplo presencia de material ). El retroceso del cilindro se producir por medio de un final de carrera situado en la posicin final delantera del vstago.
1.3 1.0
2 14 3
1.3 3 1
2 3
3.3
Representa el valor inverso de la variable o funcin. Grficamente, se expresa mediante una rayita o barra colocada encima de la variable o funcin. En neumtica, si se ha de realizar un proceso cuando la seal de mando tenga valor "0", hace falta una vlvula que emita seal "1" por la salida cuando la seal de mando es "0" Si A = 1, Si A = 0, A A A ser A = 0 ser A = 1 A
S=A
&
&
Tabla de verdad
Ejemplo de funcin NO : Ha de sonar una seal acstica si un dispositivo de proteccin no est cerrado. Bocina 1.0
1.1 10 1 1.2 2
3.4
Tabla de verdad
A B
S=A+B
3.5
A B
&
S=AB
A B B 0 1 0 1 S 1 1 1 0
S=AB
Tabla de verdad
A 0 0 1 1
Con elementos neumticos, la funcin NAND se realiza con el siguiente montaje S 1 Posibilidad 2 10 1 2 A 12 14 B A 1 B 3 3 2 2 Posibilidad 2 10 1 3 S
3.6
Funcin OR - Exclusiva ( XOR ) La salida es "1" cuando las entradas estn en distinto estado S= AB=AB+AB
A B
=1
S=A + B
A B
S=A + B
Tabla de verdad
A 0 0 1 1
B 0 1 0 1
S 0 1 1 0
2 12
3.7
Funcin NOR - Exclusiva ( XNOR ) La salida es "1" cuando las entradas estn en el mismo estado S= A B=AB+AB
A B A 0 0 1 1 B 0 1 0 1
S=A
Tabla de verdad
S 1 0 0 1
Con elementos neumticos, la funcin XNOR se puede realizar con el siguiente montaje
S 2 12 14
2 10 1 2 12 14 3 10 1
3.8
Funcin IGUALDAD La salida siempre tiene el mismo valor que la entrada. Es utilizada como regenerador
S= A
Tabla de verdad
A 0 1
S 0 1
En neumtica, la funcin igualdad puede obtenerse, bien con una clula lgica o bien utilizando una vlvula 3/2 vas cerrada en reposo, tal como se indica en la siguiente figura S 2 A 10 1 S 3 Vlvula de 3 vias cerrada en reposo
S=A ( regenerado ) A
IMPLEMENTACIN DE FUNCIONES
Se denomina implementar una funcin, a realizar el circuito que cumpla la ecuacin de dicha funcin. Obtenida la ecuacin lgica de funcionamiento del circuito de mando de un automatismo, se puede elegir la tecnologa a utilizar ( contactos, puertas lgicas, neumtica, hidrulica ), teniendo en cuenta que cada una de estas tecnologas tiene elementos para realizar las distintas funciones lgicas, pero asimismo, no todas las funciones pueden realizarse de forma econmica con cualquier tecnologa. Cada tecnologa posee funciones caractersticas que son ptimas desde el punto de vista econmico y tecnolgico 4.1 Implementacin de funciones lgicas con contactos
Cuando se desea implementar la ecuacin de funcionamiento del circuito de mando de un automatismo con contactores y pulsadores, se deben tener en cuenta las siguientes normas : * Cada ecuacin se implementar con un contactor o rel * Las entradas de la ecuacin se realizan con contactos ( interruptores, pulsadores o contactos auxiliares de los contactores ) * Cuando en una ecuacin aparece como entrada una salida, dicha entrada se realiza con un contacto auxiliar del contactor que implementa dicha ecuacin * Las multiplicaciones de variables en una ecuacin equivalen a poner en serie los elementos que representan dichas variables * Las sumas de variables en una ecuacin equivalen a poner en paralelo los elementos que componen dicha suma * Las negaciones de variables en una ecuacin equivalen al empleo de elementos ( pulsadores o contactos ) normalmente cerrados * Las negaciones de grupos de variables no pueden implementarse directamente, precisando de la aplicacin del lgebra de Boole para su reduccin a variables simples. Ejemplo : A+B+C=ABC Problema : Implementar, con pulsadores solamente, la siguiente ecuacin lgica de un automatismo : S=A.B.(C+D) Solucin : Cuando se implementa un circuito slo con pulsadores, cada una de las variables de entrada estar representada por un pulsador que, segn se encuentre negada o no, corresponder a un pulsador normalmente cerrado o normalmente abierto
La implementacin del circuito se realiza representando en primer lugar la alimentacin. En serie con ella se representa el circuito equivalente en pulsadores - a la ecuacin de funcionamiento - y, por ltimo, tambin en serie, el receptor cuya funcionamiento define la ecuacin. En nuestro caso, tenemos 4 variables de entrada asociadas de la siguiente forma : Las variables C y D bajo la forma de suma que se representarn, por tanto, con dos pulsadores en paralelo. El correspondiente a C ser normalmente cerrado, por encontrarse esta variable negada, mientras que el correspondiente a D ser normalmente abierto Las variables A y B bajo la forma de producto en conjunto con el bloque ( C + D ) sern representadas por dos pulsadores en serie, en conjunto con el bloque anterior. El pulsador de A ser normalmente cerrado
C Receptor S
D Alimentacin
4.2
A partir de la ecuacin de funcionamiento del automatismo, se puede implementar la funcin con la utilizacin de las puertas lgicas ya descritas. Sin embargo, ello requerira la disponibilidad de toda la serie de circuitos integrados digitales. De otra parte, todas las funciones bsicas pueden ser sustituidas por las puertas NAND y NOR. Este aspecto es muy importante dado que casi todos los circuitos tienden a realizarse mediante este tipo de puertas, con el fin de simplificar el montaje de aquellos problemas digitales en los que intervienen sumas, productos, negaciones, etc., que supondran bastantes tipos de funciones especficas a realizar por un solo elemento que la ejecute, complicando sobremanera su montaje. Mediante la correcta utilizacin del teorema de De Morgan, se puede resolver cualquier ecuacin con estas dos funciones.
Funcin
Puertas NAND
Puertas NOR
a b
a b
a S b S
a a b S b S a b S
a a b S b S
a a b S b S
4.2.1 Implementacin de funciones con puertas NAND El proceso es el siguiente : 1.- Una vez obtenida la expresin correspondiente del problema, se realiza a todo el conjunto una doble inversin o negacin 2.- Si en la expresin resultante existe algn producto, las dos negaciones deben dejarse tal cual. Si por el contrario, es una suma, aplicaremos el teorema de De Morgan sobre dicha suma 3.- Se continua realizando el proceso anterior hasta la obtencin de una funcin compuesta exclusivamente por productos negados.
Como ejemplo, vamos a realizar la implementacin mediante puertas NAND de la funcin OR Funcin OR ----------- S = a + b Con puertas NAND : S = a + b ............ ( 1 ) S = a b............... ( 2 ) y ( 3 )
que, representado lgicamente, sera la funcin existente en la tabla de equivalencias 4.2.2 Implementacin de funciones con puertas NOR El proceso es el siguiente : 1.- Una vez obtenida la expresin correspondiente del problema, se realiza a todo el conjunto una doble inversin o negacin 2.- Si en la expresin resultante existe alguna suma, las dos negaciones deben dejarse tal cual. Si por el contrario, es un producto, aplicaremos el teorema de De Morgan sobre dicho producto 3.- Se continua realizando el proceso anterior hasta la obtencin de una funcin compuesta exclusivamente por sumas negadas. Como ejemplo, vamos a realizar la implementacin con puertas NOR de la funcin Y Funcin Y ----------- S = a b Con puertas NOR : S = a + b ............ ( 1 ) S = a b............... ( 2 ) y ( 3 )
obteniendo la representacin lgica mostrada en la tabla de equivalencias de puertas 4.3 Implementacin de funciones con elementos neumticos Cuando se desea implementar la ecuacin de funcionamiento del circuito de mando de un automatismo con elementos neumticos, se deben tener en cuenta las siguientes normas : * * Las entradas de la ecuacin se realizan con vlvulas distribuidoras ( vlvulas de vas, en sus diversas disposiciones ) Las multiplicaciones de variables en una ecuacin equivalen a poner en serie los elementos que representan dichas variables. Se puede utilizar : bien la conexin en serie de vlvulas, o bien usar las vlvulas de simultaneidad Las sumas de variables en una ecuacin equivalen a poner en paralelo los elementos que componen dicha suma. En este caso conviene utilizar las vlvulas selectoras de circuito
Las negaciones de variables en una ecuacin equivalen al empleo de elementos ( vlvulas ) normalmente abiertas. Aqu, para realizar la funcin, se dispone de : vlvulas de vas normalmente abiertas, funcin NO y funcin Inhibicin. Las negaciones de grupos de variables no pueden implementarse directamente, precisando de la aplicacin del lgebra de Boole para su reduccin a variables simples. Ejemplo : A+B+C=ABC
Problema : Implementar, con elementos neumticos solamente, la siguiente ecuacin lgica de un automatismo : S = P1 . I1 + P0
P1
I1
P0
El fin de toda lgebra o sistema matemtico es el de representar, mediante una serie de smbolos y operaciones un grupo de objetos o elementos con el fin de obtener una serie de ecuaciones escritas en forma simblica, que mediante su manipulacin y/o simplificacin correctas nos den la solucin de un sistema con el menor nmero de elementos posible, de modo que sea idntica a la dada. El filsofo y matemtico George Boole desarroll a mediados del siglo XX un sistema matemtico basado en relaciones lgicas, estableciendo una serie de postulados y operaciones con la misin de resolver los automatismos o procesos a ejecutar. La diferencia entre el lgebra convencional y el lgebra de Boole es que esta ltima est relacionada con dos operaciones binarias lgicas, como son la suma ( + ) y el producto ( . ) lgicos, y con las variables "0" y "1"; mientras que la convencional necesita de relaciones cuantitativas, es decir, necesitamos saber si X es mayor que Y por ejemplo. Basado en estas relaciones lgicas, su lgebra da a todos sus elementos dos nicos valores ( 0 y 1 ) que son opuestos entre s. 1 AXIOMAS DEL LGEBRA DE BOOLE
En este punto, se indican todos aquellos postulados o teoremas que relacionan el lgebra de Boole, apoyndonos en la representacin de contactos elctricos para una mayor comprensin. Recordemos que el signo suma (+) en el lgebra de Boole equivale, traducido al lgebra de contactos elctricos, a un circuito paralelo, mientras que el signo producto (.) equivale al circuito serie.
Operacin
Contactos elctricos a
Suma
b a Producto a.b b
Significar que la operacin producto se indica generalmente mediante la ausencia de smbolo entre dos variables. Tambin : a b = ab 1 lgico equivale a contacto cerrado 0 lgico equivale a contacto abierto
1.1 1.-
b)
ab = ba
2.-
3.-
a)
a + bc = ( a + b ) ( a + c )
b)
a ( b + c ) = ( ab ) + ( ac )
4.-
b)
a.a = a
5.-
b)
a.a = 0
6.-
Ley de absorcin a a) a + ab = a a a b a = b a = a
b)
a(a+b)= a
7.Existen dos elementos neutros, el 0 y el 1, cumplindose la propiedad en dos de los casos, quedando como 1 y 0 lgicos en los otros dos :
a)
a.1= a
a =
a b) a+0= a 0 a c) a.0= 0 0 =
a d) a+1= 1 1 =
8.-
Para todo elemento del lgebra de Boole se cumple que : = a = a Lo que queda perfectamente aclarado comprobando su tabla de verdad _ a 1 0 = a 0 1
a 0 1
9.-
b)
a(a+b)= ab
TEOREMA DE DE MORGAN
Permite transformar funciones " suma " en funciones " producto " y viceversa.
a)
A+B=AB
c)
A+B=AB
b)
AB=A+B
d)
AB=A+B
* * * *
La ecuacin a) nos demuestra que podemos conseguir una puerta NOR invirtiendo las entradas de una puerta AND La ecuacin b) nos demuestra que podemos obtener una puerta NAND invirtiendo las entradas de una puerta OR La ecuacin c) nos demuestra que podemos obtener una puerta OR invirtiendo las entradas de una puerta NAND La ecuacin d) nos demuestra que podemos obtener una puerta AND invirtiendo las entradas de una puerta NOR
Los teoremas del lgebra de Boole son demostrables por el mtodo de induccin completa que consiste en comprobar que la relacin entre los elementos que el teorema define, se cumplen en todos los casos posibles. Para poder realizar esto, se utilizan las tablas de verdad. Por ejemplo : Vamos a demostrar la ley de absorcin a+a.b=a Cuya tabla de verdad es la siguiente :
a 0 0 1 1
b 0 1 0 1
a 0 0 1 1
Existen infinidad de teoremas en el lgebra de Boole, tantos como puedan ser demostrados por el mtodo referido, sin embargo, los indicados anteriormente se encuentran entre los ms importantes por su utilidad. Por otra parte, siempre que se cumple una ley o teorema en el lgebra de Boole, se cumple tambin su forma dual; es decir, la expresin que se obtiene cambiando solamente las operaciones de suma por las de producto y las de producto por las de suma. Las formas duales de las leyes y teoremas bsicos se indican en la siguiente tabla.
Forma dual A.(a+b)=a _______ _ _ _ ( a . b . c ... ) = a + b + c + ... _ _ (a+b).(a+c)=a.c+a.b _ _ _ _ (a+b).(a+b)=a.b+a.b _ a.(a+b)=a.b _ _ a.(a+b)=a.b _ ( a+b ) . ( a + b + c ) = ( a+b ) . ( a+c) _ _ (a + b) (a + c) (b + c ) = (a + b) (a+ c) _ (a+b).(a+b)=a (a+b).(a+c)=a+(b.c)
De __________ _ _ _ ( a + b + c + ... ) = a . b . c ... _ _ a.b+a.c=(a+c).(a+b) _ _ _ _ a.b+a.b=(a+b).(a+b) _ a+a.b=a+b _ _ a+a.b=a+b _ a.b+a.b.c=a.b+a.c _ _ a.b+a.c+b.c=a.b+a.c _ a.b+a.b=a a.b+a.c=a.(b+c)
Leyes de transposicin
Leyes varias
Una funcin Booleana se puede expresar de las siguientes formas : a) b) Mediante la expresin lgica : F = c + b a Mediante la tabla de verdad. Ejemplo : F ( c, b, a ) = c b + c a
c 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
F 0 1 0 1 0 0 1 1
c)
Mediante los trminos cannicos. Se tienen las siguientes estructuras : * Ecuacin con estructura minterms : Esta ecuacin est estructurada como una suma de trminos en forma de productos de las diferentes variables que intervienen en la ecuacin. Por ejemplo : x=abc+abc+abc * Ecuacin con estructura maxterms : Se dispone como un producto de trminos en forma de suma de las diferentes variables que intervienen en la ecuacin. Por ejemplo : y = ( a + b + c ) . ( a + b + c ) .( a + b + c )
Tanto en una estructura como en la otra, todos los trminos han de contener todas las variables que intervienen en la ecuacin Suele utilizarse tambin una segunda forma cannica, llamada numrica. Se asigna a cada trmino cannico un nmero decimal que es el equivalente binario que se obtiene de sustituir las variables segn el siguiente criterio : A las variables que aparecen de forma directa 1 A las variables que aparecen de forma negada 0 Ejemplo : Supongamos una funcin F expresada en minterms :
F = c b a + c b a + c b a + c b a = ( 1, 3, 5, 7 ) 3
111 (7) 101 (5) 011 (3) 001 (1) Si viene expresada en forma de maxterms : F = ( c + b + a ) . ( c + b + a ) . ( c + b + a ) . ( c + b + a ) = II ( 1, 3, 5, 7 ) 3
4 a)
CONVERSIN ENTRE FORMAS Para pasar de la tabla de verdad a la expresin cannica algebraica en forma de suma de productos, se parte de la tabla de verdad y, aquellas combinaciones que hacen "1" la funcin se toman con el criterio expuesto anteriormente.
c 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 a 0 1 0 1 0 1 0 1 F 0 1 0 1 0 0 1 1
c.b.a c.b.a
c.b.a c.b.a
luego b)
F = c . b . a + c . b . a + c . b . a + c . b . a = ( 1, 3, 6, 7 ) 3 Para pasar de la forma cannica algebraica o numrica de minterms a la tabla de verdad se procede al contrario, poniendo un "1" en las combinaciones correspondientes a los minitrminos. Para pasar de la tabla de verdad a la expresin cannica algebraica producto de sumas, se parte de la tabla de verdad y aquellas combinaciones que hacen "0" la funcin se toman con el criterio inverso al anterior ( las variables que valgan "0" se toman directas y las que valgan "1" complementadas. En el ejemplo anterior : F = ( c + b + a ) . ( c + b + a ) . ( c + b + a ) . ( c + b + a ) = II ( 2, 3, 5, 7 ) 3
c)
d)
Para pasar directamente de una forma cannica de minterms a maxterms y viceversa, se obtiene la conversin mediante el complemento a 2n-1 de los trminos que no pertenecen a la funcin, siendo n el nmero de variables de la funcin Ejemplo : ( 1, 3, 6, 7 ) ----- faltan los trminos 0, 2, 4, 5 3 2n-1 = 23 - 1 = 8 - 1 = 7....... 7 - 0 = 7 7-2=5 7-4=3 7-5=2
F = II ( 2, 3, 5, 7 ) 3
e)
Para convertir una expresin no cannica en cannica se procede de la siguiente manera : * * A los productos que no sean cannicos se les multiplica por la forma directa y complementada de las variables que faltan A las sumas que no sean cannicas se les suma el producto de la forma directa y complementada de las variables que falten
Ejemplo : Transformar en la forma cannica minterms la siguiente ecuacin : F=a.b.c + a + b.d Solucin : A los productos que no sean cannicos, por faltarles algn trmino, se les multiplica por el trmino ( a + a ), ( b + b ), (c + c ) o ( d + d ), que les falte. Por tanto, la funcin anterior se transforma en : F = a . b . c . ( d + d ) + a . ( b + b ) (c + c ) ( d + d ) + b . d . ( a + a ) . ( c + c )
SIMPLIFICACIN DE FUNCIONES
Existen dos procedimientos bsicos para simplificar las ecuaciones Booleanas : * * 5.1 Mtodo algebraico Mtodos tabulares y grficos Mtodo algebraico
Este mtodo consiste en ir aplicando las propiedades del lgebra de Boole hasta conseguir la reduccin total. El criterio ms extendido consiste en obtener una expresin de un sistema cualquiera de las dos formas ya conocidas : como sumas de productos o como productos de sumas; de forma que tenga el menor nmero de trminos y de variables, para obtener una expresin que realice exactamente la misma funcin planteada en el problema. Ejemplo : Simplificar la funcin F=abcd+abcd+abcd+abcd
Aplicando los axiomas del lgebra de Boole, obtenemos : abcd+abcd=abc(d+d)=abc(1)=abc abcd+abcd=abc (d+d)=abc (1)=abc F=abc+abc y repitiendo el proceso anterior de donde
F=ab
5.2
Los mtodos ms empleados en la simplificacin de funciones son : * Tablas de Karnaugh : Se pueden utilizar para simplificar funciones de dos a seis variables, aunque habitualmente slo se emplee para funciones de dos a cinco variables. Tablas de Quine-McCluskey : Se puede emplear en la simplificacin de ecuaciones de cualquier nmero de variables, pero se suelen utilizar solamente a partir de cinco variables
5.2.1 Tablas de Karnaugh Es un mtodo de simplificacin de funciones sencillo y rpido de manejar. Se aconseja no utilizarlo para ms de 4-5 variables puesto que entraa ms dificultades que ventajas a la hora de resolverlo. Para epigrafiar las tablas de Karnaugh se hace uso de un cdigo progresivo, normalmente se emplea el cdigo Gray. El cdigo Gray se caracteriza porque dos nmeros consecutivos solo se diferencian en un dgito o bit, lo que no ocurre con el cdigo binario natural
Decimal 0 1 2 3 4 5 6 7
Binario natural 000 001 010 011 100 101 110 111
Binario Gray 000 001 011 010 110 111 101 100
El cdigo binario natural es til para el clculo matemtico, pero no para ciertas aplicaciones, por ejemplo para la codificacin de las informaciones procedentes de los transductores analgicos, ya que el retraso de alguno de los bits dara lugar a una codificacin transitoria errnea. El cdigo Gray es continuo y cclico porque el ltimo trmino, como veremos, cumple la progresividad con el, primero. Tambin es reflexivo porque puede generarse por reflexin sobre un eje, siendo precisamente la propiedad reflexiva la que utilizaremos para obtener el cdigo Gray : Para una sola variable se tiene : 0 1 ---------1 0
Haciendo girar el cdigo anterior sobre el eje "X" y aadiendo " ceros " a la izquierda de las posiciones antiguas y " unos " a la izquierda de las reflejadas, se tiene el cdigo para 2 variables : 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
0 0 1 1
0 1
Para 3 variables
0 0 0 0 1 1 1 1
0 0 1 1 1 1 0 0
0 1 1 0 0 1 1 0
----------------
-------------------------------
1 0
Siguiendo con el mismo procedimiento se puede obtener el cdigo Gray para cualquier nmero de variables Las tablas de Karnaugh estn constituidas por una cuadrcula en forma de encasillado cuyo nmero de casillas depende del nmero de variables que tenga la funcin a simplificar. Cada una de las casillas representa las distintas combinaciones de las variables que puedan existir. ab cd a b 0 1 0 1 c 0 1 ab 00 01 11 10 00 01 11 10 Para 2 variables Para 3 variables Para 4 variables
00
01
11
10
Cada una de las casillas que forman la tabla puede representar trminos tanto minterms como maxterms. En la siguiente figura aparece, a modo de ejemplo, la equivalencia de cada una de las casillas de una tabla de 4 variables expresada en trminos minterms y maxterms
cd
ab
00 01 11 10
Trminos Minterms
cd
ab
00 01 11 10
Trminos Maxterms Cuando se vaya a representar una ecuacin en forma minterms, se pondr un "1" en la casilla correspondiente a cada trmino. Por el contrario, si se representa en forma maxterms, colocaremos un "0" en la casilla correspondiente a cada trmino. Hay que tener en cuenta, que al representar una ecuacin Booleana, sta tiene que estar en su forma cannica ( minterms o maxterms ) completa y, por tanto, todos los trminos han de contener todas las variables que intervienen en la funcin Simplificacin de ecuaciones en tablas de Karnaugh El principio de simplificacin de las tablas se basa en una de las leyes del lgebra de Boole. a.b+a.b=a Como se puede observar en la tabla anterior, todas las casillas contiguas, segn los ejes coordenados, se caracterizan por diferenciarse slo en una variable, que se encuentra negada en una de ellas y sin negar en la otra. Esta caracterstica, que se cumple en todas las tablas, permite aplicar de una forma automtica la ley anterior, consiguiendo as simplificar las casillas contiguas por sus variables comunes El proceso de simplificacin consta de las siguientes etapas : 1 .- Se hace una tabla de 2n celdillas ( siendo n el nmero de variables de entrada ) y se epigrafa con el cdigo Gray 2.- Se numeran los trminos de la ecuacin y este nmero de referencia se coloca en la celdilla cuyo epigrafiado corresponda al trmino considerado. Cuando se desea simplificar una funcin desde su tabla de verdad, no es preciso obtener previamente la ecuacin de la funcin sin simplificar para seguidamente representarla en la tabla y proceder a su simplificacin. En la prctica, se suele representar la funcin, directamente desde la tabla de verdad al mapa de Karnaugh, sin ms que ir colocando los unos o los ceros en las casillas correspondientes a los valores que toma la funcin para cada una de las combinaciones binarias de las variables que forman dicha funcin
3.- Se enlazan con un bucle los grupos de 2, 4, 8, celdillas ( potencias de 2 ) ocupadas si son adyacentes no oblicuas. Cada celdilla puede formar parte de ms de un bucle. Se considera que los lados opuestos de la tabla se estn tocando como si su superficie formara un toroide. Se debe procurar conseguir grupos del mximo nmero de casillas 4.- Los trminos agrupados por los bucles son simplificables entre s y cada grupo dar lugar a un solo trmino, que se obtiene por la regla siguiente : Regla : Cada bucle proporciona un trmino que contiene las variables que no invierten a lo largo de todo el dominio del bucle. Las variables epigrafiadas con "0" llevarn la barra de inversin Ejemplo : Simplificar la siguiente ecuacin S=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD 1 2 3 4 5 6 7
ab cd 00 01 11 10
00
01
11 1 2
10
3 4
7 5 6
El bucle 1-2 proporciona el trmino : ABCD ABC ABCD El bucle 3-7-4-5 proporciona el trmino : ABCD ABCD AC ABCD ABCD
El bucle 4-6 proporciona el trmino : ABCD BCD ABCD Luego el resultado es : S=ABC+BCD+AC
a 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
c 0 1 0 1 0 1 0 1
F 1 1 0 0 1 1 1 1
Un punto a tener en cuenta al simplificar una funcin Booleana desde su tabla de verdad es si debemos representar la ecuacin bajo la forma de minterms o maxterms. La norma prctica consiste en representar la ecuacin en la forma cannica que menos trminos tenga en la salida de dicha tabla. Esta norma no impide que a veces se obtengan ecuaciones ms simplificadas representando la forma cannica que ms trminos tiene en la tabla de verdad En este ejemplo, representaremos la forma cannica maxterms por ser la de menos trminos en la tabla de verdad
c 0 1
ab 00
01 0 0
11
F=a+b
Estados indiferentes En algunos casos existen combinaciones de variables de entrada que, por razones tecnolgicas o de programa, no se pueden producir, o bien nos encontramos con alguna salida inhibida aunque exista la combinacin de entradas que pueda producirla A estas combinaciones de entrada que, apareciendo en la tabla de verdad de funcionamiento del circuito, no producen en la salida ni 0 ni 1, las denominamos combinaciones indiferentes y se representan en la tabla de verdad mediante los smbolos X o . A su vez estas combinaciones indiferentes dan lugar a trminos indiferentes, que pueden ser representados en las tablas de Karnaugh y se los puede considerar bien como 0 o como 1, segn convenga para la simplificacin Ejemplo : Simplificar por Karnaugh la funcin definida en la siguiente tabla de verdad
a 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F X 1 0 1 0 1 0 X
Si analizamos la tabla, comprobamos que el nmero de trminos minterms es igual al nmero de trminos maxterms. En estos casos debe intentar simplificarse por ambos tipos de ecuaciones y decidir cual de los resultados es el ms simplificado. c 0 1 ab 00 X 1 1 X 1 01 11 10 c 0 1 ab 00 X 01 0 11 0 X 10 0
Azares o " Aleas tecnolgicas " Tericamente la expresin F = A + A = 1 es totalmente cierta, pero en la prctica, debido a las caractersticas de los elementos utilizados en la conmutacin, se puede producir un estado transitorio, conocido por azar o " alea tecnolgica ", durante el cual F=A+A=0 Veamos un ejemplo : Si materializamos con contactos la funcin F = A + A , resulta el circuito siguiente : A 1 F
Puede verse que, al conmutar A, antes de cerrarse el contacto 2 se abre el contacto 1; por tanto, existe un pequeo intervalo de tiempo durante la conmutacin en el que F=A+A=0 La duracin de este transitorio es del orden de milisegundos en los contactores elctricos y del orden de nanosegundos en los elementos electrnicos. Si el receptor es de respuesta lenta no acusar este fenmeno, sin embargo, el citado transitorio puede ocasionar el disparo no deseado de un biestable, un contactor, etc. dando lugar a una maniobra no prevista en el diseo. La forma de eliminar los azares al simplificar una funcin por las tablas de Karnaugh, es aadir a los trminos obtenidos de los bucles normales, otros trminos derivados de nuevos bucles que solapen las celdillas adyacentes pertenecientes a bucles normales distintos. Otra solucin si el circuito se materializa con puertas lgicas consiste en poner un condensador entre la salida del circuito y masa para filtrar los impulsos transitorios. Asimismo, existen sensores electromecnicos ( como pulsadores ) que cierran el contacto abierto antes de abrirse el contacto cerrado. En expresiones del tipo A A = 0 tambin cierta, tericamente, se puede presentar un fenmeno anlogo y su solucin es semejante
5.2.2 Tablas de Quine-McCluskey Cuando las ecuaciones tienen 5 o ms variables es complicado utilizar las tablas de Karnaugh, siendo el mtodo de Quine-McCluskey el ms idneo. Consiste este mtodo en ordenar segn el nmero de "1" que tengan las combinaciones de variables que cumplen la ecuacin. A continuacin se buscan las combinaciones que comparadas con los grupos adyacentes, con un "1" ms o menos, difieran solo en una variable, que en una combinacin estar negada y en la otra sin negar, eliminndose la misma. La funcin Booleana a simplificar ha de venir expresada bajo la forma minterms. El proceso de simplificacin de ecuaciones se lleva a cabo a travs de una serie de operaciones, obtenindose las siguientes tablas : Tabla de agrupamientos base Tabla de agrupamientos de orden : primero, segundo, tercero, etc. Tabla reductora final Para poder comprender el proceso de reduccin, veamos un ejemplo. Supongamos que se desea simplificar la ecuacin ( representada en este caso en forma algebraica ) : X = ABC + ACD + ABCD + ACD 1 Fase.Todos los trminos de la ecuacin lgica han de contener todas las variables ( es decir la ecuacin debe representarse en su forma cannica ). Los trminos que carezcan de alguna variable, sta se incluye realizando la operacin AND del trmino por la variable directa ms la variable negada, teniendo en cuenta que (U+U)=1 Al aplicar esta regla en nuestro ejemplo, se obtiene : X = ABC ( D+D ) + ACD ( B+B ) + ABCD + ACD ( B+B )
2 Fase : Se determina el " ndice " de cada trmino, siendo dicho ndice el nmero de variables sin negar, o de valor "1", que contenga el trmino. As por ejemplo, el primer trmino ABCD ( 0101 ) tiene de ndice 2 y le corresponde el valor decimal de 5, obtenindose por este procedimiento la tabla de agrupamientos base, que representaremos ordenada de menor a mayor por su ndice Trmino ABCD ABCD ABCD ABCD ABCD ABCD ABCD Estado de las Variables 0100 0011 0101 0110 0111 1011 1111 Valor decimal 4 3 5 6 7 11 15 4 3 2 ndice 1
3 Fase :
Se forma una segunda tabla de agrupamientos de primer orden. Esta tabla se obtiene combinando los trminos expresados en la tabla de agrupamientos base, siguiendo la siguiente regla : " Los trminos a combinar no difieren entre s, ms que en el estado de una de las variables, la cual ser sustituida por un guin " Trminos combinados ( valor decimal ) ( 4, 5 ) ( 4, 6 ) ( 5, 7 ) ( 3, 7 ) ( 3, 11 ) ( 6, 7 ) ( 7, 15 ) ( 11, 15 ) Combinacin 01001-0 01-1 0-11 -011 011-111 1-11 ndice 1 2 3
4 Fase :
Se forma una nueva tabla de agrupamientos de segundo orden. Las nuevas combinaciones dispondrn por lo tanto de dos guiones, uno correspondiente a la lista anterior ms el de la nueva variable que cambia de estado en la nueva tabla. Cuando en una tabla aparecen trminos repetidos, se pueden eliminar, si bien, conservando siempre su procedencia Trminos combinados ( valor decimal ) ( 4, 5 ) , ( 6, 7 ) ( 4, 6 ) , ( 5, 7 ) ( 3, 7 ) , ( 11, 15 ) ( 3, 11 ) , ( 7, 15 ) Combinacin 01-01-- ( Se elimina ) --11 --11 ( Se elimina ) ndice 1 2
El proceso de reduccin debe realizarse hasta que no sea posible realizar ms agrupamientos; obtenindose en ese momento la tabla reductora final 5 Fase : Se forma la tabla reductora final con los agrupamientos de orden superior realizados. Si con ellos no estn cubiertos todos los trminos de la tabla de agrupamientos base, se aadirn agrupamientos del orden inmediatamente inferior, y as sucesivamente, hasta que estn cubiertos todos los trminos A B C D 0 1 - - - 1 1 3 4 5 6 7 11 15 X X X X X X X X
La ecuacin simplificada se forma mediante la suma lgica de los trminos no eliminados, empleando el convenio de las ecuaciones minterms ( 0 = variable negada y 1 = variable sin negar ), de manera que todos los trminos de la tabla de agrupamientos base estn incluidos. Por tanto, en nuestro caso la ecuacin final es : X = AB + CD
TEMA 4 : GRAFCET
INTRODUCCIN
Los mtodos de sntesis basados en automatismos vistos en los textos de electrnica digital son adecuados bajo el punto de vista pedaggico. Sin embargo su adecuacin resulta poco eficaz cuando el nmero de variables de entrada supera el nmero de 5 6. Teniendo en cuenta que en los procesos industriales reales, el nmero de entradas/salidas puede ser de varios millares, resulta obvio que deben buscarse mtodos de diseo ms eficaces y adecuados para la sntesis de dichos sistemas basados en automatismos. En este mdulo temtico se trata el mtodo de diseo mediante el Diagrama de Mando Etapa-Transicin ( GRAFCET ) ( GRAphe Fonctionnel de Commande EtapesTransitions ), por ser de gran utilidad y creciente implantacin en los dispositivos controladores lgicos programables industriales, si bien resulta igualmente eficaz para el diseo de automatismos basados en lgica cableada. 2 EL GRAFCET
Se trata de un mtodo de anlisis y diseo de los sistemas basados en automatismos, derivado de las Redes de Petri y desarrollado por la Asociacin Francesa para la Ciberntica, Economa y Tcnica ( AFCET ) y por la tambin francesa Agencia para el Desarrollo de la Produccin Automatizada. La norma francesa UTE NF C030-190 precisa los principios del Grafcet y codifica sus smbolos. La norma alemana DIN 40719 propone un lenguaje grfico idntico en sus principios pero ligeramente diferente en su forma. El Grafcet fue homologado en el ao 1988 por la Comisin Electrotcnica Internacional ( Norma IEC 848 ). Una de las caractersticas a destacar en los automatismos, sobre todo en los dedicados al control de medianos y grandes procesos industriales, es el elevado nmero de variables de entrada que en ellos intervienen. A consecuencia de ello, los mtodos clsicos de anlisis vistos tradicionalmente en la electrnica digital se muestran inadecuados para su tratamiento, ya que la intervencin de ms de 5 6 variables de entrada complica sobremanera su resolucin. En los Controladores Lgicos Programables, y en general en la implementacin de dispositivos basados en lgica programada no resulta ya rentable buscar una ley de mando con un nmero mnimo de "puertas lgicas". El coste de dicha bsqueda excede al de la memoria disponible en el dispositivo programable, ya que sta experimenta abaratamientos constantes debidos a los altos niveles de integracin alcanzados con los avances tecnolgicos en la microelectrnica. El Grafcet no busca la minimizacin de las funciones lgicas que representan la dinmica del sistema, bien al contrario, su poder radica precisamente en que impone una metodologa rigurosa y jerarquizada de solucin en los problemas, evitando as las incoherencias, los bloqueos o los conflictos durante el funcionamiento del automatismo.
Habra que destacar adems en este mtodo ciertas cualidades tales como : * * * Claridad Legibilidad Presentacin sinttica
2.1
Principios bsicos
El Grafcet es un diagrama funcional que describe la evolucin del proceso que se pretende automatizar, indicando las acciones que hay que realizar sobre el proceso y que informaciones las provocan. Accesible tanto para el usuario como para el diseador, facilita la comunicacin y el dilogo entre las personas implicadas en el automatismo, tanto en el momento del anlisis del proceso a automatizar, como posteriormente en el mantenimiento y reparacin de averas. El Grafcet es independiente de las tcnicas secuenciales " todo o nada ", neumtica, elctrica o electrnica, cableadas o programadas, pudiendo utilizarse para realizar el automatismo de mando, pero la utilizacin de secuenciadores, por una parte, y de autmatas programables por otra, permite una transcripcin directa del diagrama funcional. Entre sus principales caractersticas podemos destacar que : * * Ofrece una metodologa de programacin estructurada " top-down " ( de forma descendente ) que permite el desarrollo conceptual de los general a lo particular Introduce un concepto de "tarea " de forma jerarquizada
El proceso se descompone en etapas, que se activarn unas despus de otras. A una etapa se asocian una o varias acciones. Estas acciones no son efectivas ms que en la etapa que es activa. Una etapa se activa si la etapa precedente est activa y si la condicin lgica o receptividad asociada a la transicin de etapa se verifica. El cumplimiento de esta transicin provoca la activacin de la etapa siguiente y la desactivacin de la etapa anterior
Ejemplo :
Accin asociada a la etapa 1 1 sv 2 d 3 m Traspaso de pieza Condicin de transicin Descenso pieza Condicin de transicin Subida prensa
Etapa 1
Con el fin de definir el cuaderno de cargas de un equipo, el Grafcet se utiliza en 2 niveles Nivel 1 Nivel 2 Permite comprender lo que debe hacer el automatismo, de cara a las diferentes situaciones que puedan presentarse Estando hecha la eleccin tecnolgica, establece la descripcin de las precisiones necesarias para la realizacin prctica del equipo
El ejemplo que se da a continuacin muestra la ayuda aportada a lo largo del estudio por el empleo del Grafcet : El Grafcet del ciclo se va determinando a medida que se eligen las tecnologas a emplear ( accionadores, captadores, preaccionadores, etc. ) evolucionando del Grafcet funcional al Grafcet de mando Marcado
Retorno alimentaci Pieza marcada y final retorno alimentador Retorno marcado Final del retorno de marcado
1.Desde el pliego de condiciones, el Grafcet determina el ciclo ordenando las funciones a realizar, estando estas ltimas expresadas de forma literal
b0 B a0 A B+ A+ a1 b1
Pieza
0 m 1 a1 2 b1 a0 3 b0 BB+ AA+
2.Escogidos los accionadores ( cilindros A y B ), el Grafcet utiliza entonces los smbolos de movimientos ( A+, A-,...) y las referencias de los captadores de fin de carrera ( a0, a1,...)
b+ a+ ab-
B b0
b1 a1
a0
A Pieza
0 m 1 a1 2 b+ b1 a0 3 b0 b3 b0 m a2 b1 a0 ba+ 1 a1 b+ aa+
3.-
Escogidos los preaccionadores ( 4.distribuidores biestables en este caso )el Grafcet determina entonces las seales emitidas ( a+, a-...) o recibidas (a0, a1,..) por la parte de mando
Finalmente, comprobando que pueden mantenerse los retornos de los cilindros, se utiliza la ltima etapa 3, como etapa inicial, suprimiendo as la etapa 0
DEFINICIN ASOCIADOS
DE
CONCEPTOS
ELEMENTOS
GRFICOS
3.1
Etapa
Se define a la Etapa como la situacin del sistema en la cual todo o una parte del rgano de mando es invariante con respecto a las entradas/salidas del sistema automatizado. Una etapa corresponde a un periodo de funcionamiento del automatismo de mando, durante el cual, en espera de la satisfaccin de una receptividad, las acciones engendradas y la receptividad del sistema no varan. La receptividad representa la facultad para el automatismo, de distinguir entre todas las informaciones que le llegan, nicamente aquellas que deben modificar su comportamiento en un instante dado. Durante el desarrollo del proceso, las Etapas se activan unas despus de otras. Entre estas etapas, la primera se activa inicialmente al principio del funcionamiento. Grficamente la Etapa, se representa por un cuadrado que se numera en su interior, dando de esta manera una secuencialidad a las etapas representadas. Igualmente, la numeracin puede representarse por la letra E con un nmero como subndice. En ambos casos el nmero indica el orden que ocupa la etapa dentro del Grafcet. Para distinguir el comienzo del Grafcet, la primera etapa ( etapa de inicializacin ) se representa con un " doble cuadrado "
E 2
Representacin de
E0
3.2
ACCIN ASOCIADA
La accin o acciones elementales a realizar durante la etapa en el sistema, vienen indicadas mediante las etiquetas, que son rectngulos conectados a las etapas y situados a la derecha de las mismas.
10
Abrir vlvula
A+
B-
Estas acciones elementales, pueden ser clasificadas como sigue : * Reales : Se trata de acciones concretas que se producen en el automatismo, tales como abrir/cerrar una vlvula, arrancar/parar un motor, etc. A su vez se clasifican en : Internas : Son acciones que se producen en el interior del dispositivo de control, tales como temporizaciones, conteos etc.
* Virtuales :
No se realiza ninguna accin sobre el sistema. Suelen utilizarse como situaciones de espera a que se produzcan determinados eventos ( activacin de determinadas seales ) que permitan la evolucin del proceso. En estas etapas la etiqueta est vaca o sin etiqueta.
mac
1 b 2 a 3
A derecha
11 d
B Derecha
A Izquierda
12 c
B Izquierda
Espera
13
Espera
E3 . E13
Cuando se realizan dos secuencias simultneas, es posible que el tiempo que cada una de estas secuencias tarda en realizarse sea distinto, en funcin del nmero de tareas asociadas a las etapas, de cuando se activen las condiciones de transicin, etc. Para finalizar dos secuencias simultneas es necesario que las etapas ltimas de cada una de ellas estn activas; una o las dos pueden ser etapas de espera para que la secuencia ms rpida aguarde el final de la secuencia ms lenta.
* Incondicionales:
Son acciones que se producen con slo quedar activadas las etapas correspondientes M 4 P ACTIVAR MOTOR 1
Estas acciones pueden ser activas mientras la etapa est activa o pueden activarse en una etapa y desactivarse en otra posterior
M 4 ACTIVAR MOTOR 1
P 10 PARAR MOTOR 1
* Condicionales :
Son aqullas que requieren el cumplimiento de una condicin adicional a la propia activacin de la etapa correspondiente. Estas condiciones suplementarias se anotan al lado de un trazo vertical encima de la accin
d 34 f 35
La vlvula 1 se abrir si la etapa 34 est activa y han transcurrido 5 seg. desde que se activ el temporizador T0
3.3
Transicin y receptividad
El concepto de Transicin se asocia a la barrera existente entre dos etapas consecutivas y cuyo franqueamiento hace posible la evolucin lgica del sistema. A toda transicin le corresponde una receptividad, que es la condicin lgica necesaria para que se produzca el franqueamiento, si bien ste se producir siempre que adems, la etapa precedente est activa. La condicin lgica viene expresada mediante una funcin lgica booleana. Si se verifica la receptividad, estando activada la etapa precedente, entonces se realiza la transicin, y se produce la activacin de la etapa siguiente y la desactivacin de la etapa precedente. Las receptividades se pueden expresar bajo diferentes formas : * * * * * * * Captadores, fin de carrera Valor de contador ( C = 20 ) Temperatura ( 800 C ) Nivel de velocidad ( 1000 r.p.m. ) Fin de una temporizacin Resultado de una comparacin ( >, <, = ) etc.
Activar
En la figura anterior hay dos etapas y una condicin de transicin entre ellas. Para que el proceso evolucione de la etapa 2 a la etapa 3, es necesario que la etapa 2 est activa y adems que se cumpla la activacin de la condicin de transicin ( CT ); entonces se produce la activacin de la etapa 3 y la desactivacin de la etapa 2. La condicin de transicin CT est siempre asociada a la etapa posterior, en este caso a la 3.
La condicin de transicin puede ser una o varias variables de las que intervienen en el proceso. Se emplea la lgica positiva, pudiendo tomar 2 valores CT = 1 y CT = 0 Ejemplo :
6 CT 7
ACTIVAR CINTA 1
ETAPA DE ESPERA
Condicin de Transicin Seal "1" Seal "0" Por tiempo Varias variables Incondicional Flanco descendente Flanco ascendente
Expresin CT = A __ CT = A CT = T / 3 / 10 s. __ CT = A B F1 CT = 1 CT = A CT = A
La activacin de la etapa 7 se produce cuando A ( f.d.c por ejemplo ) est activo cuando el f.d.c A est inactivo cuando hayan transcurrido 10 segundos desde que se activ el temporizador 3 Si las variables A y F1 estn activas y la variable B est inactiva Al activarse la etapa 6 Cuando la seal A pasa de "1" a "0" Cuando la seal A pasa de "0" a "1"
3.4
Arco
Un arco es un segmento de recta que une una Transicin con una Etapa o viceversa, pero nunca entre elementos homnimos entre s.
10 CT 11
3.5
Trazos paralelos
Se utilizan para representar a varias etapas cuya evolucin est condicionada por una misma transicin 17 18
ab+c
19
20
CONDICIONES EVOLUTIVAS
La dinmica evolutiva del Grafcet viene dada por un conjunto de reglas : * * El proceso se descompone en etapas, que sern activadas de forma secuencial La etapa de inicializacin se activa de forma incondicional antes de que se inicie el ciclo del Grafcet. Un ciclo est formado por todas las etapas posteriores a la etapa inicial Una o varias acciones se asocian a cada etapa. Estas acciones solo estn activas cuando la etapa est activa Un etapa se hace activa cuando la precedente lo est y la condicin de transicin entre ambas etapas ha sido activada La activacin de una condicin de transicin implica la activacin de la etapa siguiente y la desactivacin de la precedente ESTRUCTURAS EN EL GRAFCET
* * *
Consisten en una serie de estructuras que dotan al Grafcet de una gran capacidad de representacin grfica de los automatismos. A grandes rasgos pueden ser clasificadas en estructuras bsicas y lgicas. Las bsicas atienden a conceptos tales como secuencialidad y paralelismo y permiten realizar el anlisis del sistema mediante su descomposicin en subprocesos. Las estructuras lgicas atienden a conceptos de concatenacin entre s de las anteriores estructuras
5.1
Estructuras bsicas
Secuencia nica Una secuencia nica est compuesta de un conjunto de etapas que van siendo activadas una tras otra, sin interaccin con ninguna otra estructura
En la secuencia nica, a cada etapa le sigue una sola transicin y cada transicin es validada por una sola etapa. La secuencia se dice que est activa, si una de sus etapas lo est. Se dice que est inactiva si todas sus etapas lo estn Secuencias paralelas Se denominan secuencias paralelas al conjunto de secuencias nicas que son activadas de forma simultnea por una misma transicin. Despus de la activacin de las distintas secuencias su evolucin se produce de forma independiente
5.2
Estructuras lgicas
Las operaciones lgicas OR y AND son ampliamente utilizadas en la estructura grfica del Grafcet, por ello pasamos seguidamente a realizar un anlisis de las mismas Divergencia en OR La Etapa n pasa a ser activa si estando activa la etapa n-1 se satisface la Receptividad de la Transicin a La Etapa n+1 pasa a ser activa si, estando activa la Etapa n-1 se satisface la Receptividad de la Transicin b
n- 1
a n n+1
Esta estructura lgica nos permite optar por secuencias alternativas cuando la implementacin del automatismo as lo requiera Convergencia en OR La Etapa n pasa a ser activa, si estando activa la Etapa n-1 se satisface la Receptividad de la Transicin c, o si estando activa la Etapa n-2 se satisface la Receptividad de la Transicin d
n- 1 c
n- 2 d
Posibilidades de utilizacin de estas estructuras Un Grafcet est constituido generalmente por varias secuencias, es decir, de varios grupos de etapas a ejecutar unas despus de otras y a menudo es necesario efectuar una seleccin exclusiva de una de estas secuencias
5
x 6 a 7 g Accin G Accin A 8
y Accin C c 10 9 f
Accin D
11 e
Accin E
En la ramificacin formada por la eleccin de la secuencia a realizar, las diferentes transiciones corresponden a las receptividades x, y, z siendo validadas simultneamente por la misma etapa 5, pudiendo ejecutarse simultneamente. En la prctica, a menudo se adoptan estas receptividades como exclusivas. Se pueden introducir prioridades igualmente
12
12
ab 13 16
ab 13
a 16
ab
Receptividades exclusivas. Si a y b se presentan a la vez, no podr realizarse ninguna transicin a partir de la etapa 12
Prioridad a la receptividad a. La prioridad dada a la transicin 12-13 permite ejecutar sta si a y b se presentan a la vez
Divergencia en AND Las etapas n+1 y n+2 pasan al estado activo, si estando activa la etapa n se satisface la receptividad de la transicin F
n F
n+1
n+2
Convergencia en AND La etapa n pasa al estado activo, si estando las etapas n-1 y n-2 activas, se satisface la receptividad de la transicin F
n- 1
n- 2
F n
Saltos condicionales. Retencin de secuencia El salto condicional es una ramificacin que permite saltar una o varias etapas si las acciones a realizar no son tiles, mientras que la retencin de secuencia permite, al contrario, efectuar una o varias veces la misma secuencia en tanto que una condicin fijada no se ha obtenido
12 F 13 G 14 H 15 F
Accin E
16 K
Accin K
Accin G
17 L
Accin L
Accin H M
18 M
Accin M
Accin J
19
Accin P
En el Grafcet de la figura se producir un salto de la etapa 12 a la etapa 15 si la receptividad representada por la variable F es F = 0. Si F=1 se prosigue la secuencia 13, 14, 15
En el Grafcet de la figura, se producir una retencin de la secuencia de etapas 17, 18, mientras se mantenga el valor de la variable M en M=0
Repeticin de secuencias. Concepto de macroetapa Un conjunto de etapas cuya aparicin puede repetirse en varias ocasiones a lo largo del diagrama Grafcet, puede ser representado a travs de un rectngulo con bordes verticales de doble trazo y conteniendo los nmeros de la etapa inicial y final. De esta forma solo habr que detallar de manera explcita la secuencia una sola vez
5 a
6 b 7
15- 20
c 8 d
15- 20
e 10
5.3
SITUACIONES ESPECIALES
Se tratan en este apartado, algunos modos de representacin normalizada Grafcet de situaciones especiales de evolucin de los sistemas, tambin la forma de escritura de acciones asociadas de naturaleza interna. Algunas de especial inters son : Evoluciones simultneas Acciones y receptividades temporizadas Transiciones temporizadas Acciones mantenidas
5.3.1 Evoluciones simultneas Una de las reglas del Grafcet indica que varias transiciones simultneamente franqueables son franqueadas simultneamente. Esta regla de franqueamineto simultneo permite descomponer un diagrama Grafcet en varios diagramas asegurando de forma rigurosa sus interconexiones. Ello debe conseguirse, haciendo intervenir en las receptividades los estados activos de las etapas, de tal forma que el estado activo de la etapa " n " ser representado mediante " En " y el estado inactivo mediante " En " negado. Esta regla, permite particularmente, el franqueamiento simultneo de transiciones validadas por etapas situadas en diagramas separados, excluyendo de esta forma, posibles ambigedades en cuanto al franqueamiento de la transicin 6 antes que la transicin 14 o viceversa ( ver figura )
6 T6 E14 7
14 T14 E6 15
5.3.2 Acciones y receptividades temporizadas Este tipo de acciones y receptividades temporizadas son de uso frecuente. En el caso de acciones temporizadas, se trata de acciones de carcter virtual, pero tambin pueden ser un caso particular de las acciones condicionales. La indicacin de la temporizacin se realiza por : t/n/q donde t n q representa la temporizacin representa la etapa en que tiene lugar representa el tiempo en segundos
Su representacin puede realizarse de forma que se considere la ejecucin de la accin asociada durante la temporizacin o a partir de la temporizacin
E8 Accin A si t / 8 / 10 Accin B si t / 8 / 15 B 15 s A 10 s
5.3.3 Transiciones temporizadas Su representacin se realiza de idntica forma a lo expuesto anteriormente en las acciones temporizadas. de tal forma que en el diagrama de la figura, la etapa n 9 se activar transcurridos 5 segundos desde la activacin de la etapa n 8
5.3.4 Accin mantenida Se estudia el tratamiento a realizar con acciones cuya ejecucin ha de prolongarse durante dos o ms etapas consecutivas. A este respecto pueden contemplarse mediante dos modalidades de representacin :
a)
En este caso, la accin a mantener se repetir en cada una de las etapas afectadas lo cual, asegura la continuidad de la operacin asociada
b)
En este caso, las acciones se precisarn en las etapas de comienzo y final del efecto mantenido, tal y como se refleja en la figura
10 T10 11
Accin A = 1
Etapa 10 Etapa 30
Accin A
La implementacin de un automatismo mediante lgica programada o cableada, a partir del Grafcet se realizar teniendo en cuenta las siguientes consideraciones : El Diagrama Grafcet, nos permite realizar una divisin del funcionamiento del automatismo por Etapas, y en cada una de ellas se ejecutarn, por lo general, una o ms acciones asociadas. El concepto de etapa se asociar al de una memoria binaria, que puede estar activa o inactiva segn dicha memoria est en estado lgico "1" o "0". Cuando la memoria se encuentre en estado lgico "1" se ejecutarn todas las acciones asociadas de carcter incondicional. Las acciones condicionales, debern ejecutarse cuando adems del estado lgico "1" de la memoria, se encuentre en estado lgico "1" la condicin asociada. La interaccin de las diferentes etapas y la receptividad asociada a cada una de ellas se realiza a travs del denominado mdulo secuenciador de etapas.
6.1
La relacin funcional existente entre etapas contiguas queda establecida por lo que se denomina el mdulo secuenciador de etapa, que podemos definir como el elemento tecnolgico capaz de interaccionar con su/s etapa/s anterior/es y posterior/es. El mdulo secuenciador de etapa es un concepto funcional pero tambin tecnolgico, ya que existen en el mercado mdulos secuenciadores de diversa naturaleza : elctricos, neumticos etc. Dicho mdulo secuenciador, bsicamente est formado por una memoria binaria ( biestable o rel de enclavamiento ),a cuya entrada de activacin se conecta una puerta AND con tantas entradas como nmero de etapas deban activar la citada etapa, ms otra entrada para conectar la receptividad asociada. En su entrada de desactivacin lleva conectada una puerta OR, con tantas entradas como etapas cuya activacin debe provocar la desactivacin de la primera
&
Mdulo Secuenciador n
Tn- 2
&
S En- 1 R Salida
Tn- 1
&
S En R Salida
Tn
&
S En+1 R Salida
El citado elemento tecnolgico, en el supuesto de una secuencia nica, posee tres entradas y una salida y el objeto de cada una de ellas para un mdulo de etapa de orden n, es respectivamente : 1 Entrada : 2 Entrada : 3 Entrada : 1 Salida : Se utiliza para hacer activable la etapa n, a travs de la seal proveniente de la salida de la etapa n-1 Se utiliza para efectuar la activacin de la etapa y la seal de activacin proviene del franqueamiento de la transicin n-1 Se utiliza para la puesta a cero ( Reset ) de la Etapa n, y la seal proviene de la salida realimentada de la Etapa n+1 Se utiliza para que realice tres funciones distintas y simultneas que son : * * * Hacer activable la etapa n+1 Desactivar la etapa n-1 Ejecutar la orden de mando prevista
El mdulo secuenciador de etapa de orden n se hace activable por el mdulo n-1 y se hace activo por el franqueamiento de la transicin. Su paso al estado activo hace activable al mdulo n+1 y desactiva al mdulo n-1. En la siguiente figura se muestra la implementacin fsica de un mdulo secuenciador de etapa mediante un biestable RS. A la entrada SET se conecta una puerta Y, y a ella se conecta la salida y receptividad de E ( n-1 ) y T ( n-1 ) respectivamente. A su entrada RESET se conecta la salida de la etapa ( n+1 )
&
Salida
6.2
A partir de cada Etapa de un diagrama GRAFCET, deben obtenerse dos tipos diferentes de funciones lgicas : * * Funcin lgica de activacin / desactivacin de la etapa correspondiente Funciones lgicas de activacin de las operaciones de mando
La funcin lgica de activacin / desactivacin es nica por etapa. Sin embargo el nmero de funciones lgicas de operacin de mando, depende de la cantidad de acciones asociadas a cada etapa.
6.2.1 Ecuacin de activacin / desactivacin La ecuacin de activacin / desactivacin asociada a cada una de las etapas del diagrama Grafcet tiene la siguiente expresin : __ Y=R(S+Y) donde : Y R S es la salida ( estado de la etapa ) es la condicin de desactivacin es la condicin de activacin
La expresin concreta de R y S, depender de la estructura bsica y lgica del diagrama GRAFCET. En general pueden ser funciones OR y AND donde intervienen las variables representativas de Etapas y Transiciones. Las condiciones de activacin de una etapa En, viene dada por la funcin lgica : __ En = En + 1 ( En - 1 . Tn - 1 + En ) __ En = En - 1 . Tn - 1 + En + 1 En En la cual, para una secuencia nica de etapas se relaciona la activacin de la etapa En, en funcin de la etapa anterior, la etapa posterior y la receptividad asociada
En- 1 T n- 1 En Tn En+1
La etapa En se activar, si estando la etapa En-1 activada y la En+1 desactivada se satisface la transicin Tn-1. Despus permanecer activada hasta que la En+1 se active. 6.2.2 Ecuaciones de activacin de operaciones de mando El nmero de ecuaciones de activacin de operaciones de mando, depende del nmero de acciones asociadas a cada etapa ( nmero de variables de salida ). Su expresin depender del carcter condicional o incondicional de stas. Para una mejor comprensin de lo expuesto en los apartados anteriores, veamos un ejemplo.
Ejemplo : Sea el Grafcet de la siguiente figura, donde vamos a proceder a la obtencin y clasificacin del total de funciones lgicas a generar por el citado diagrama.
En la etapa n 5 tenemos 3 acciones asociadas de carcter incondicional representadas por las variables de salida A, B, y C respectivamente. En la etapa n 6 tenemos asociadas dos acciones, una incondicional D, y otra de carcter condicional F. En la etapa n 7 dos acciones asociadas la G y la H. Por tanto, las funciones lgicas a generar son : Funciones lgicas de la etapa n 5 : __ E5 = E6 ( E4 . T4 + E5 ) A = E5 B = E5 C = E5 Funciones lgicas de la etapa n 6 : __ E6 = E7 ( E5 . T5 + E6 ) D = E6 F = m . E6 Funciones lgicas de la etapa n 7 : __ E7 = E8 ( E6 . T6 + E7 ) G = E7 H = E7
Activacin de la etapa
Activacin de la etapa
Activacin de la etapa
En la siguiente figura se ha realizado la implementacin de las ecuaciones lgicas generadas, mediante el lenguaje de programacin de diagrama de contactos.
E6
E4 E5
T4 E5
E5 E5 E5
E7
E5
E6 E6 E8 m E6 E7 E7 E7 T6
Como se ha podido comprobar la obtencin de las funciones lgicas resulta de gran facilidad, si bien su obtencin a partir de las distintas estructuras lgicas, bucles, saltos y macroetapas conlleva mayor dificultad, por ello pasamos a detallar su obtencin a partir de las estructuras referidas anteriormente.
6.3
La obtencin de las funciones lgicas de activacin / desactivacin de las etapas, cuando no se trata de una estructura simple de secuencia nica, requiere de cierta reflexin teniendo en cuenta la estructuracin de las distintas etapas a travs de las diversas estructuras lgicas. Seguidamente pasamos a realizar su anlisis
63.1
Divergencia en OR
La estructura lgica de Divergencia en OR, requiere que en las condiciones de desactivacin de la etapa divergente se reflejen las diversas etapas que, alternativamente, pueden producir la desactivacin de la primera.
a n+1 n+2
__ __ En = En + 1 En + 2 ( En - 1 . Tn - 1 + En ) __ __ En = En - 1 . Tn - 1 + En En + 1 En + 2
Convergencia en OR
La estructura lgica de Convergencia en OR, en lo que respecta a la etapa de convergencia, su condicin de activacin debe tener en cuenta las posibles etapas anteriores que alternativamente, pueden provocar la activacin de dicha etapa.
n- 1 c
n- 2 d
__ En = En + 1 ( En - 1 . c + En - 2 . d + En ) __ En = En - 1 . c + En - 2 . d + En En + 1
63.3
Divergencia en AND
En una estructura de Divergencia en AND, tendremos que tener en cuenta en la funcin lgica asociada a la etapa a partir de la cual se produce la divergencia, el nmero de etapas posteriores que intervienen en su condicin de desactivacin.
n Tn
n+1
n+2
__ __ En = En + 1 En + 2 ( En - 1 . Tn - 1 + En ) __ __ En = En - 1 . Tn - 1 + En + 1 En + 2 En
63.4
Convergencia en AND
Finalmente, en la estructura de Convergencia en AND, deber tenerse en cuenta en la etapa de convergencia, en las condiciones de activacin de su funcin lgica, las etapas cuya activacin simultnea deber provocar la activacin posterior de dicha etapa.
n-1
n-2
F n __ En = En + 1 ( En - 1 . En - 2 . F + En ) __ En = En - 1 . En - 2 F + En En + 1
Dependiendo de las caractersticas de funcionamiento del automatismo, ste requerir distintas modalidades de ejecucin de ciclo Por ello atendiendo a diversos criterios los ciclos pueden clasificarse como sigue : * * * * 7.1 Marcha ciclo a ciclo Marcha automtica / Parada de ciclo Marcha automtica / Marcha ciclo a ciclo Marcha de verificacin en el orden del ciclo
Cada ciclo se ejecuta automticamente, pero necesita la intervencin del operador ( arranque de ciclo ) para poder ejecutar el ciclo siguiente
CICLO
n Tn
Un accionamiento permanente del arranque de ciclo ( ACI ) produce la repeticin de los ciclos En este caso el ciclo se ejecuta una sola vez aunque el operador mantenga presente la informacin de arranque. Es necesario accionar de nuevo el arranque de ciclo ( ACI ) para volver a iniciar el ciclo
CICLO
n Tn ACI
7.3
En esta modalidad, el ciclo se repetir indefinidamente tras su arranque, hasta que se active una seal de parada tras lo cual, el ciclo en curso acabar su ejecucin y se detendr.
pcl
7.4
El operador puede elegir por medio de un conmutador entre dos tipos de marcha. El ciclo se inicia por una accin ( arranque de ciclo ). El posterior bloqueo se ejecuta en funcin de la posicin del conmutador.
auto
ciclo a ciclo
0 ACI . CI 1
CICLO
7.5
Esta marcha etapa por etapa, tiene como fin verificar la conformidad del desarrollo del ciclo teniendo en cuenta todas las condiciones reales de una marcha de produccin, efectundose el desarrollo bajo el control permanente del operador
a 0 ACI . CI . a 1 T1 . a ACI = Arranque de ciclo CI = Condiciones iniciales a = pulsador avance 1 paso T2 . a a n Tn . a a
Esta disposicin tiene el inconveniente de que se hace difcil la manipulacin en los movimientos rpidos ( posible evolucin de varias etapas segn el tiempo de pulsado del botn )
La tendencia actual en lo que respecta a los dispositivos de control basados en lgica programada, es que una gran parte del cuerpo de programa implementado en el mismo est dedicado al objetivo de garantizar un buen comportamiento del sistema en el caso de situaciones imprevistas, averas, emergencias etc. Con ello deben asegurarse niveles adecuados de seguridad para los operadores humanos al cargo de los sistemas, cuando no de las propias instalaciones industriales cuya reparacin puede suponer la dedicacin de grandes recursos econmicos. En lo que respecta al tratamiento de alarmas y situaciones de emergencia, es conveniente su clasificacin a partir de criterios de implementacin tecnolgica de los sistemas a tratar. Por ello las alarmas deben ser clasificadas como : * * Alarmas locales Alarmas generales.
Las alarmas locales, slo afectarn parcialmente al sistema, de forma que su efecto slo debe repercutir sobre un conjunto delimitado de dispositivos tecnolgicos o subsistema en concreto. Por el contrario, las alarmas generales afectarn a la totalidad del sistema y por lo general van a disponer de prioridad frente a las locales anteriormente citadas. Tanto las alarmas locales como las generales, pueden ser implementadas mediante la colocacin de una nueva variable en las condiciones de desactivacin de la funcin lgica activadora / desactivadora de una Etapa. __ __ __ En = Zp . Zt .En + 1 ( En - 1 . Tn - 1 + En ) Donde Zp representa a una alarma de carcter local y Zt a una alarma de carcter total. Obviamente la variable representativa de la alarma de carcter total tendr presencia en la totalidad de las ecuaciones de activacin de etapas del diagrama funcional. No as la variable representativa de la alarma local, cuya aparicin se restringe a un conjunto determinado de ecuaciones de activacin. Existe otro criterio para el tratamiento de las alarmas. Este consiste en la intervencin de las variables representativas de alarmas en las receptividades asociadas a cada transicin. Ello permite de forma relativamente fcil, hacer evolucionar el sistema a determinadas situaciones de parada o espera ante situaciones de emergencia. De forma rigurosa, las variables de alarma deberan aparecer en cada una de las etapas del Grafcet, y tener prevista cada una de las situaciones de seguridad en funcin del tramo en ejecucin y de los niveles de seguridad solicitados. Algunos autores, desaconsejan el tratamiento de las paradas de emergencia como una informacin de entrada ms, puesto que argumentan que ello es contrario al propio espritu de " emergencia ". La posible formalizacin del comportamiento de los sistemas frente a situaciones de emergencia se podra sintetizar mediante los siguientes criterios : 8.1 Sin secuencia de emergencia Con secuencia de emergencia
Ante una situacin de alarma, el sistema se limita a detener su evolucin y suspende las operaciones bsicas asociadas a la etapa donde se produce la suspensin. Adems, pueden establecerse a partir de este criterio diversas variantes. Dos de ellas seran : * * Congelacin del automatismo Inhibicin de acciones
En la modalidad de congelacin del automatismo, la seal de alarma participa en cada una de las receptividades asociadas a las transiciones, de forma que su activacin impide la puesta a "1" de la receptividad y tambin la evolucin del sistema. Cuando la seal de alarma desaparece, el sistema puede continuar su evolucin a partir de la etapa donde se produjo el paro.
Obsrvese que en este caso, las acciones asociadas a las etapas pueden permanecer activas, los movimientos iniciados continan, lo que puede resultar peligroso en s mismo o por consiguiente bloqueo en la evolucin. En la modalidad de inhibicin de acciones, aparicin de la seal de alarma, no detiene directamente la evolucin del automatismo, sino que inhibe a las propias acciones asociadas a las etapas
Zt En-1 Tn-1 Zt En Tn Zt En+1 Tn+1 C B A
En este caso debe estudiarse detenidamente el gobierno de los accionadores segn el tipo de accin deseada en caso de parada de emergencia. Por ejemplo : Para distribuidores que gobiernan cilindros * Control monoestable, si se desea retornar a una posicin determinada * Control biestable, si se desea parar al finalizar el movimiento * Distribuidor de tres posiciones, si se desea una detencin en ese lugar Para contactores que gobiernan motores * Control monoestable * Cableado incorporando dispositivos de seguridad
8.2
Con secuencia de emergencia En este caso la evolucin del sistema deriva hacia una secuencia de emergencia ante la activacin de la seal de alarma prevista de Zt antemano, cuya naturaleza estar lgicamente condicionada por aspectos de implementacin tecnolgica. En la figura se ofrece un ejemplo de representacin de un diagrama Grafcet de esta opcin de tratamiento de emergencia
INTRODUCCIN
La aplicacin de la " Teora Binodal " a los procesos de sntesis de sistemas secuenciales asncronos y sincronizados proporciona un mtodo rpido e intuitivo en el que sin perder en ningn momento la imagen global del sistema tratado, y a travs de un grfico representativo de la dinmica del sistema, se obtienen las ecuaciones lgicas que rigen el comportamiento del sistema. En la sntesis de sistemas asncronos ( que evolucionan sin precisar el control de una seal de reloj ), resulta sencillo evitar las transiciones crticas y los deslizamientos de secuencia, ya que el " grafo de secuencia " contiene todas las evoluciones internas del sistema y, por tanto, las anomalas citadas pueden ser eliminadas a medida que se vaya construyendo el grafo.
El planteamiento de la teora binodal se inicia con la definicin de " binodo " y " multinodo ", y con la descripcin de un diagrama designado con el nombre de " grafo de secuencia ". A partir de las definiciones de estas estructuras, se deducen los teoremas binodales, que permiten obtener las ecuaciones de salida de cualquier binodo, resultando adems dichas ecuaciones simplificadas en la mayora de los casos, o pendientes de una mnima y directa simplificacin
2.1
Se dice que un dispositivo cualquiera posee estructura de binodo, cuando nicamente puede encontrarse en dos situaciones ( representadas por B yB ), pasando de la una a la otra, por efecto de unas variables de accin ( v.d.a. ), independientemente de que el efecto de dichas variables quede o no memorizado al desaparecer stas. Se distinguen dos tipos fundamentales de binodos : Binodo " bi " Binodo " mono " o " monodo ".
2.2
Se denomina as a todo aquel binodo que necesita la presencia de una, al menos, de las variables de accin ( v.d.a. ) creadoras Mr ( r = 1, 2,....n ) y la ausencia de todas las v.d.a. negadoras Pu ( u = 1, 2, ... m ) para sostener una de sus dos situaciones ( B ), a la que se denomina situacin principal B Monodo Activo
Monodo desactivo
P1 M1 Mr Mn
Pu
Pm
Como se puede observar en el grafo, la situacin principal ( B ) existir cuando estando presente alguna de las v.d.a. ( Mr ), no exista ninguna de las v.d.a ( Pu ). Es decir, el efecto de las v.d.a. anulatorias o negadoras de la situacin ( B ) tiene prioridad sobre el de las v.d.a. creadoras de dicha situacin, en el supuesto de que variables de ambos grupos acten simultneamente. 2.2.1 Obtencin de la ecuacin lgica del binodo mono La ecuacin lgica de un binodo mono se obtiene multiplicando a la suma de las variables de accin creadoras las inversas de las variables de accin negadoras
B = ( M1 + M2 + ..... + Mn ) P1 P2 ....Pm
El monodo carece de memoria puesto que es una estructura combinacional, y nicamente aparecer en los grafos como elemento accesorio de alguna salida de binodo
2.3
Se denomina binodo "bi" a todo aquel binodo que se mantiene en la situacin en la que se encuentra aunque desaparezca la v.d.a. que la origin, siempre y cuando no exista otra v.d.a de efecto contrario que la haga vascular a la situacin opuesta En este caso, no hay prioridad de unas v.d.a sobre otras ( creadoras o negadoras ). La prioridad depender de cual de los dos teoremas del binodo "bi" utilicemos para obtener las ecuaciones lgicas El grafo de secuencia del binodo "bi " puede expresarse de la forma que se indica
2.4
1 Teorema ( prioridad de la v.d.a. negadora ) La ecuacin lgica de salida de una situacin cualquiera de un binodo, independiente o integrado en un multinodo, se halla sumando a la propia situacin, las v.d.a. que la crean, y multiplicando este resultado por las inversas de las v.d.a. que hacen conmutar al binodo a la situacin complementaria de la considerada.
m n B ( t ) = [ ( B + Mr ) Pu ] ( t - ) u=1 r=1
donde y son el sumatorio y el productorio booleano respectivamente, t el instante considerado y el tiempo de conmutacin del binodo en cuestin.
Aplicando el teorema enunciado al grafo de secuencia del binodo "bi" se obtiene la ecuacin lgica siguiente :
B=(B+A).C
2 Teorema ( prioridad de la v.d.a. creadora ) La ecuacin lgica de salida de una situacin cualquiera de un binodo independiente o integrado en un multinodo se halla, multiplicando la propia situacin binodal por las inversas de las variables que la niegan y sumando las v.d.a. que la crean
Las ecuaciones obtenidas para una situacin binodal mediante los dos teoremas, son equivalentes, aunque tienen distinta estructura, siempre que se verifique la hiptesis de no simultaneidad de v.d.a. de efectos antagnicos. En los casos en que se admita la simultaneidad de v.d.a. antagnicas, se demuestra que el 1 teorema proporciona una ecuacin lgica que da prioridad al efecto de las v.d.a. de borrado sobre las de creacin de la situacin, en tanto que el segundo teorema da prioridad a las v.d.a creadoras de la situacin. No obstante, debe quedar claro que por medio de condicionantes en el grafo de secuencia puede imponrsele a cualquiera de los dos enunciados del teorema binodal la prioridad que se desee; es decir, cualquiera de los dos teoremas responde a las exigencias de los condicionantes de prioridad introducidos en el grafo de secuencia. As pues, las ecuaciones lgicas, una vez simplificadas sern idnticas.
Ejemplo.- En el binodo de la figura se ha dado, por medio del condicionante M , prioridad a la v.d.a. M sobre P en el caso de que exista simultaneidad :
M A P.M A
A=(A+M)PM=(A+M)(P+M)=AP+AM+MP+M=AP+M
A=APM+M=A(P+M)+M=AP+AM+M=AP+M
2.5
Bajo la denominacin de multinodo se incluye a toda estructura constituida por varios binodos influenciados entre s Como consecuencia aparecern numerosas situaciones que a su vez podrn actuar como v.d.a o bien como condicionantes de otras v.d.a de los diferentes binodos. Nos encontraremos pues, con v.d.a internas, externas, temporizadas, diferenciadas, etc., as como compuestas; es decir, en forma de expresiones booleanas de varias variables simples. Cada una de las mltiples situaciones parciales del multinodo pueden proporcionar al exterior, de forma simultnea, una accin fsica que se denomina salida En la siguiente figura, se muestra, a modo de ejemplo, el grafo de secuencia de un multinodo, el cual nos proporciona una visin global y dinmica de todas las evoluciones del programa operacional que representa.
P2
Se observa que este multinodo est constituido por dos binodos "bi" y un "monodo" La situacin A es creada por la v.d.a M, o bien por la booleana ( S + T ), pero condicionada esta ltima a la existencia de B , es decir, tiene que valer "1" la expresin ( S + T ) B. La situacin complementaria de A, o sea A, ser creada por la accin de P1 A = [ ( A + M + ( S + T ) B ] P1 La situacin B es creada por la accin de la variable N, o por la booleana FC condicionada a la existencia de A, y ser borrada, es decir, su complementaria B, por la accin de la variable P2 B = ( B + N + F C A ) P2 La situacin R ser creada por Q condicionada a B, y borrada por P3
R = Q B P3
2.6
Tomemos como ejemplo el siguiente ejercicio : Se desea gobernar dos rels R1 y R2, de tal forma que R1 pueda actuar con independencia de R2; pero que R2 slo pueda excitarse cuando R1 est excitado, si bien, una vez excitado R2 pueda seguir existiendo aunque desaparezca R1. La activacin del rel R1 se har por un impulso elctrico proporcionado por un pulsador M1, y la activacin de R2 por un pulsador M2. La desactivacin de ambos rels se producir por un impulso elctrico en P1 y P2 respectivamente
M1
R1
M2 . R1
R2
P1 R1 R2
P2
Ecuaciones lgicas R1 = ( R1 + M1 ) P1 R2 = ( R2 + M2 R1 ) P2 El enunciado del ejercicio nos indica que la situacin R2 debe ser creada por la v.d.a. M2, pero condicionada a la existencia de R1, si bien, una vez creada dicha situacin R2, debe persistir aunque desaparezca R1. En estos casos decimos que R1 es un condicionante parcial, porque slo condiciona la creacin, pero no la persistencia, de R2
En algunos automatismos es necesario que el condicionante sea general; es decir, que condicione la creacin y la persistencia. Para expresar en el grafo de secuencia esta exigencia, se coloca el condicionante general ( enmarcado en un pequeo cuadrado ) al lado de la situacin condicionada, y al hallar la ecuacin lgica de la situacin citada se pondr este condicionante como factor general. El condicionante general tiene por si solo un efecto anulatorio, pero no creador; es una autorizacin. As, si en el ejercicio anterior se hubiese exigido que la situacin R2 estuviera condicionada en todo momento a la existencia de R1, haramos el grafo de secuencia siguiente :
R1 M1 M2 R2
R1
P1 R1 R2
P2
Ecuaciones lgicas
R1 = ( R1 + M1 ) P1 R2 = ( R2 + M2 ) P2 R1
Para poder abordar el diseo de los automatismos secuenciales por el mtodo binodal, es necesario tener en cuenta una serie de conceptos, que a continuacin se definen : 3.1 Variables de accin ( v.d.a )
Es toda informacin, en expresin simple o booleana, exterior o interior al sistema que puede provocar una evolucin de ste
3.2
Estados de accin ( e. d. a. )
Denominamos estados de accin ( e.d.a ) a cada una de las combinaciones binarias que se pueden presentar en las variables externas de entrada a un automatismo, provocando una transicin de ste Entre cada dos estados de accin operativos pueden existir uno o varios estados de accin transitorios
3.2.1 Estados de accin idnticos Son aqullos ( e.d.a ) cuyas variables constituyentes se encuentran en el mismo valor binario o nivel lgico
3.2.1.1 Estados de accin idnticos y compatibles Dos e.d.a idnticos sern compatibles, y por tanto no necesitarn ser discriminados en los siguientes casos : a.b.c.Cuando crean siempre y nicamente las mismas situaciones binodales Cuando la situacin binodal creada por uno de ellos es condicionante para la operatividad del otro; generalmente estos e.d.a aparecen consecutivos en el grafo de secuencia Cuando las situaciones creadas por ellos no sean antagnicas, y adems se cumpla que los intervalos de existencia de dichas situaciones sean mayores que los intervalos existentes entre los citados estados idnticos, incluido el e.d.a lmite del intervalo
Los e.d.a. idnticos compatibles se unen mediante una linea de trazos, excluyendo a los transitorios con sus adyacentes, por ser siempre compatibles
3.2.1.2 Estados de accin idnticos e incompatibles Decimos que dos e.d.a idnticos son incompatibles cuando no cumplen ninguna de las condiciones a), b) y c) anteriormente expresadas. A efectos prcticos para determinar la compatibilidad o incompatibilidad de e.d.a. idnticos, aplicaremos las reglas establecidas por F. Ojeda, que establecen la incompatibilidad de dos e.d.a. idnticos cuando :
* *
Las situaciones creadas por ellos sean antagnicas, o cuando Una al menos de las situaciones binodales generadas por cualquiera de dichos estados no exista en el instante de la actuacin del otro estado idntico
Estos estados necesitan, siempre, ser discriminados, pues de lo contrario se podran producir saltos de secuencia, acciones antagnicas, ciclos parsitos, etc. En estos casos, es necesario recurrir a la interseccin de otras variables con la variable de accin correspondiente. Las citadas variables condicionantes pueden ser otras variables externas ( captadores de informacin ) variables internas ( situaciones binodales ) , pero en muchas ocasiones ser necesaria la interseccin de nuevas variables, que denominaremos "variables auxiliares"
3.2.3 Estados de accin no idnticos e incompatibles Son aqullos en que la misma v.d.a. da lugar a situaciones binodales distintas. Estos necesitan ser discriminados, de la misma forma que los e.d.a. idnticos Los e.d.a. incompatibles e unen mediante una linea continua
4 DISEO BINODAL DE AUTOMATISMOS SECUENCIALES QUE NO PRESENTAN ESTADOS IDNTICOS INCOMPATIBLES A continuacin se disea un automatismo concreto, con el objeto de aclarar los conceptos expuestos, as como aclarar la forma de realizar el grafo de secuencia y la obtencin de las ecuaciones lgicas Ejercicio : Proyectar el circuito de mando para un mvil que se desliza sobre un husillo movido por un motor con doble sentido de giro. El motor es gobernado por dos contactores Rd y Ri que lo conexionan para que gire en sentido derecha o izquierda, respectivamente CONDICIONES : a) Al pulsar Md entrar el contactor Rd; entonces el mvil se desplaza hacia la derecha, y al llegar al final de carrera Fd se para, regresando seguidamente hacia Fi, donde permanecer en reposo hasta una nueva orden de Md Al pulsar un botn de emergencia P, se parar el mvil en cualquier posicin en que se encuentre, y podr reanudar la marcha hacia la derecha si se pulsa Md, o hacia la izquierda si se pulsa Mi. En cualquiera de los dos casos se parar al final del ciclo; es decir, al llegar el mvil al final de carrera Fi
b)
Ri
Rd MOTOR
HUSILLO
Fi Md P Mi
Fd
El grafo de secuencia debe ser una expresin grfica fiel del programa del automatismo propuesto. El proceso para la realizacin del grafo de secuencia es el siguiente :
1) 2)
Se van dibujando las situaciones binodales en el orden en que se deben ir creando, segn la secuencia impuesta por el programa del automatismo propuesto Se escriben los e.d.a. En primer lugar se anota el e.d.a. de comienzo del ciclo; es decir, los niveles lgicos ( 1 o 0 ) de los captadores de informacin en el momento de comienzo del ciclo. A partir del e.d.a de comienzo de ciclo se van obteniendo los siguientes, simplemente cambiando el nivel lgico de las variables que han conmutado. Deben incluirse los e.d.a transitorios si son diferentes del estado de accin operativo adyacente Se identifican los estados idnticos y si son compatibles se les une mediante una lnea de trazos, excluyendo a los transitorios entre s y a los transitorios con sus adyacentes, por ser siempre compatibles. Si son incompatibles, se les une con una lnea continua Se observa si alguna misma v.d.a da lugar a situaciones binodales distintas, si es as, se unen sus e.d.a con una lnea continua
3)
4)
Ri Mi Md Rd Fd P Ri
Rd
Fi P
Ri
Rd * * 0 ( 2' )
Md Fd Fi
1 0 1
* 0 *
* 1 0 (2)
0 0 1 (3)
( 1 ) ( 1' )
En consecuencia : Los estados de accin operativos son : ( 1 ), ( 2 ) y ( 3 ) Dentro de las variables externas que constituyen un estado de accin, no se considera el pulsador de paro P ni el de marcha Mi, ya que no tienen un comportamiento regular dentro del automatismo; dependen de la voluntad del operario
Con el asterisco se indica que Md puede estar o no pulsado, depende del operario; siempre consideraremos el caso ms desfavorable, que pueda estar o no pulsado; a excepcin del ltimo e.d.a., en que se considerar que es cero, con el fin de que se acabe el ciclo, ya que en caso de estar pulsado de nuevo Md volvera de nuevo a empezar el proceso. En los estados transitorios ( 1' ) y ( 2' ) hemos indicado con asteriscos el estado de los contactos Fi y Fd, pues podra ocurrir que el operario dejara de pulsar justo antes de abrirse cualquiera de los contactos anteriores; con lo que los asteriscos permiten contemplar todas las situaciones posibles No hemos indicado el estado transitorio ( 3' ) porque es anlogo al estado de accin ( 3 ) y corresponde al estado inicial del automatismo antes de pulsar el botn de marcha Md. Todos los estados transitorios son compatibles entre s por ser inoperantes. Tambin son compatibles con los dos e.d.a operativos adyacentes ( si son idnticos ) puesto que la identidad de un transitorio con el e.d.a. operativo adyacente anterior no hara ms que confirmar el efecto de ste y si la identidad es con el e.d.a. operativo adyacente posterior significara que se haba llegado a l, es decir, no se tratara realmente de un transitorio.