GUIA III.

APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

Lgica combinacional con MSI Y LSI

La evolucin de la electrnica digital ha llevado a la comercializacin de circuitos integrados de media escala de integracin (MSI) que representan soluciones ya hechas a una gran variedad de problemas de lgica combinacional y secuencial. En este captulo se presentan las funciones tpicas de lgica combinacional que han encontrado su realizacin en circuitos integrados comerciales MSI as como su utilizacin y adaptacin a diversos problemas mediante la lgica SSI (pequea escala de integracin) adecuada. La evolucin de los circuitos integrados ha producido una gran variedad de circuitos que realizan ms que una simple funcin lgica. Estos circuitos, dependiendo de su complejidad y de la cantidad de compuertas lgicas internas han sido clasificados como circuitos de: Baja Escala de Integracin (SSI).- Hasta 12 compuertas lgicas o menos (funciones lgicas bsicas) Media Escala de Integracin (MSI).- Hasta 100 compuertas lgicas Alta y muy Alta Escala de Integracin (LSI y VLSI) .- Ms de 100 compuertas lgicas Hay varias ventajas en el uso de los circuitos MSI. Adems de que estos bloques funcionales realizados en circuito integrado representan la experiencia y el trabajo de diseadores de funciones lgicas que es conveniente tener en cuenta para no repetir esfuerzos, su uso conlleva las siguientes ventajas: Realizaciones ms compactas (al tener soluciones completas en un slo circuito integrado con algunas pocas puertas extra para realizar la adaptacin en algunos casos). Menos alambrado (puesto que para usar los circuitos MSI slo se requiere alambrar entradas y salidas, la funcin lgica que realizan ya est alambrada en su interior) Soluciones modulares (toda la lgica relacionada con una subfuncin est contenida en un solo circuito integrado) Facilidad de mantenimiento (por la misma razn que el punto anterior). Por esto, al abordar un problema de diseo de circuitos lgicos, antes de aplicar el procedimiento visto en el captulo anterior, primero hay que responderse las siguientes preguntas: Existe un circuito integrado que ya realiza la funcin requerida? Es posible adaptar con poca lgica adicional un circuito integrado (o varios) para realizar la funcin requerida?
1

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

Los circuitos combinacionales comercializados en circuito integrado MSI se pueden clasificar dentro de cuatro grandes divisiones: Circuitos aritmticos (sumadores y comparadores) Generadores de paridad Multiplexores y demultiplexores Codificadores y decodificadores CIRCUITOS SUMADORES El sumador binario es la clula fundamental de todos los circuitos aritmticos, ya que mediante sumas (y complementos) es posible realizar restas y como ya se vi en captulos anteriores con sumas y restas (adems de corrimientos) es posible realizar multiplicaciones y divisiones, en otras palabras, las cuatro operaciones aritmticas fundamentales se pueden realizar usando sumas. A continuacin se describe el diseo paso a paso de un sumador binario expandible de acuerdo al nmero de bits de los datos a sumar. EL MEDIO SUMADOR Un medio sumador es un sumador capaz de sumar dos datos de un slo bit y producir un bit de acarreo de salida. Como se muestra en el siguiente diagrama de bloques

La manera como realiza la suma y produce el acarreo el medio sumador se desglosa en la siguiente tabla de verdad

De lo cual es evidente la expresin lgica para cada salida: C= A.B y S =A/B. Con lo cual, la implementacin del medio sumador es como se muestra a continuacin
2

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

EL SUMADOR BINARIO DE n BITS La ventaja del sumador completo de un bit es que permite conectarse en cascada con otros sumadores completos para realizar un sumador completo de varios bits. Por ejemplo, en la siguiente figura se muestra como se conectaran cuatro sumadores completos de 1 bit para construir un sumador binario de cuatro bits.

El sumador mostrado en la figura anterior puede realizar la suma de dos datos binarios de cuatro bits, el dato A=A3A2A1A0 y el dato B =B3B2B1B0 para producir la suma A+B +C0=S=C4S3S2S1S0 con la posibilidad de recibir un acarreo de entrada C0 y de generar un acarreo de salida C4. Estos acarreos permiten ver a este sumador como un solo bloque que se puede a su vez conectar en cascada con otro bloque idntico para formar un sumador binario de 8 bits, y as sucesivamente, uno de 16 o uno de 32, etc. SUMADORES EN CIRCUITO INTEGRADO Algunos sumadores binarios en circuito integrado de la familia TTL son los siguientes: 7480 Sumador Completo de 1 bit. 7482 Sumador Completo de 2 bits. 7483 Sumador Completo de 4 bits. 74283 igual al 7483 pero con diagrama de patitas diferente En la siguiente figura se muestra el diagrama funcional del 74LS83 (sumador binario de 4 bits)

CIRCUITOS CON SUMADORES A continuacin se presentan algunos ejemplos sencillos sobre el uso de circuitos sumadores binarios en aplicaciones donde se requieren funciones ligeramente diferentes a las que el circuito realiza.
Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

Convertidor BCD - BCD exceso tres.- Una aplicacin directa de un sumador de cuatro bits como el 7483 es un convertidor de BCD a BCD exceso tres que se puede realizar sumado al dato de entrada A, una constante B=3=(0011)2 como se muestra en la figura siguiente

Sumador - Sustractor de 4 bits.- Utilizando el mtodo expuesto en el segundo captulo para realizar la resta A-B usando la suma de A + complemento a dos de B podemos realizar un sumador/restador binario de cuatro bits como sigue

Obsrvese que el bloque de cuatro puertas EXOR realiza el complemento a uno del dato B cuando el switch est en la posicin de restar y Co le suma 1 a este complemento a uno de B para obtener su complemento a dos. Sumador BCD.- El problema de sumar dos datos BCD usando un sumador binario (como el 7483) ocurre cuando el resultado de la suma es mayor que 9, ya que entonces el sumador binario producir un resultado errneo en BCD. Por ejemplo, al sumar 4+7 el resultado binario ser 15=(1111)2 mientras que el resultado esperado en BCD es 15=(1 0101)BCD. Obsrvese que si al 15 producido por el sumador binario le sumramos un 6: 15+6=21 =(10101)2 El resultado sera correcto en BCD! Lo ilustrado en el caso de la suma 4+7 se cumple en general, de manera que para realizar una suma de dos datos BCD se proceder de la siguiente manera:

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

i. Si el resultado es menor que 10 es correcto tanto en binario como en BCD ii. Si el resultado es mayor o igual que 10, el resultado correcto en BCD es el resultado en binario ms 6 Lo anterior se puede resolver usando un par de sumadores binarios: una para realizar la primera suma y otro para realizar la correccin (sumar 6) en el caso necesario. Adems se requiere un circuito lgico comparador para que active un indicador de que el resultado es mayor o igual que 10. En la siguiente figura se muestra la implementacin del sumador de dos dgitos BCD

MULTIPLEXORES Y DEMULTIPLEXORES La idea fundamental en la utilizacin de multiplexores (MUX) y demultiplexores (DEMUX) es el ahorro de lneas de comunicacin, es decir, el uso de una sola lnea para realizar mltiples funciones, o para conectar a travs de ella mltiples fuentes de informacin o seales a transmitir. Cmo es posible utilizar una sola lnea para transmitir diversas seales de informacin? La respuesta est obviamente en compartir por tiempo la lnea, es decir, en un momento dado slo una de las seales puede ser transmitida. El esquema fundamental para lograr esto, se muestra en la siguiente figura:

Obsrvese que con el esquema de transmisin anterior se produce un considerable ahorro de lneas de transmisin, ya que en lugar de 2k lneas se requieren slo k+1 lneas, este ahorro es ms importante a medida que la distancia entre el mux y el demux es mayor. Sin embargo, el esquema no solo es til para ahorrar lneas como se ver ms adelante.
Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

MULTIPLEXORES DIGITALES El esquema de la figura anterior permite la transmisin de seales analgicas, de hecho puede hacerlo en ambos sentidos, de manera que un multiplexor analgico es a la vez un demultiplexor analgico y su funcin slo depende de hacia donde viaja la informacin. No sucede as si la informacin es digital, ya que los dispositivos digitales tienen claramente definido el sentido en que viaja la informacin. O Definiremos un multiplexor digital (mux) o selector de datos como un circuito lgico combinacional que tiene varias lneas de entrada y que, mediante otras lneas de seleccin, determina cual de las lineas de entrada se conecta a la salida. Con el propsito de ilustrar cmo se construye y como funciona internamente un multiplexor digital, a continuacin se presenta el diseo de uno sencillo Ejemplo: Disear un mux de 4 a 1. Solucin: Para seleccionar 4=22 lineas de datos se rquieren 2 lineas de seleccin, por lo tanto, el diagrama de bloques del circuito a disear es como sigue

Como se puede ver, la tabla de verdad para describir el funcionamiento del circuito anterior requerir 26= 64 renglones, por ello, en este caso se presenta una versin reducida de dicha tabla, para lograr esta versin reducida consideramos slo como entradas las lineas de seleccin B, A y escribimos la salida en trminos de las otras cuatro entradas:

Este tipo de tabla de verdad se denomina Tabla de Verdad con Variables Introducidas, dado que para formarla se han introducido las 4 variables de entrada D0, D1, D2, D3 que en una tabla de verdad normal iran afuera de la tabla.

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

En este caso, un Mapa de Karnaugh no sera de mucha utilidad, ya que ste a su vez tendra variables introducidas (este tipo de mapas se ver ms adelante). Sin embargo, un anlisis del significado de la tabla de verdad anterior nos lleva a la siguiente expresin para la salida Y = BAD0 + BAD1 + BAD2 + BAD3 Esta expresin nos lleva a la siguiente Implementacin usando puertas NAND.

La siguiente es una lista de los MUX de circuito integrado ms populares de la familia TTL: 74157: Cuatro mux de 2 a 1 con seal strobe 74158: Cuatro mux de 2 a 1 con seal strobe salidas invertidas 74153: Dos mux de 4 a 1 con strobe 74151: Un mux de 8 a 1 (salida invertida y sin invertir), con strobe 74152: Un mux de 8 a 1 (salida invertida) 74150: Un mux de 16 a 1 con strobe Como un ejemplo de la informacin que proporciona el fabricante sobre un multiplexor, se presenta a continuacin una descripcin del 74151, comenzando por su diagrama de patitas que se muestra en la siguiente figura. En esta descripcin slo se presentar la informacin lgica del circuito, omitiendo la informacin sobre datos elctricos que tambin proporciona el fabricante, para mayor informacin en este sentido hay necesidad de consultar el manual correspondiente.

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

Adems del diagrama de patitas, si se tiene duda de cmo funciona exactamente el circuito, se puede consultar la tabla de verdad en las hojas de datos del fabricante, como se muestra a continuacin. En esta tabla se aclara el funcionamiento de la entrada strobe (S) que como se puede ver es una seal de habilitacin/deshabilitacin del mux. Tabla de verdad del 74151

La seal Strobe (S) permite la interconexin de un mux con otros mux para expandir su capacidad a un mayor nmero de entradas. Ejemplo. En la siguiente figura se muestra la implementacin de un mux de 16 a 1 usando circuitos 74151.

DEMULTIPLEXORES/DECODIFICADORES DIGITALES Un demultiplexor (demux) es otro circuito MSI disponible para el diseo lgico, el cual puede ser usado en una gran variedad de aplicaciones. a continuacin se presenta una definicin de multiplexor uy decodificador:
Lgica Digital. Ing. Vctor Ulpino 8

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

O Un demultiplexor es un circuito que conecta la informacin de una linea de entrada hacia una de varias lineas de salida de acuerdo a un cdigo de seleccin. O Un decodificador simplemente habilita un cierto nivel (alto bajo) en una salida seleccionada entre varias por un cdigo de seleccin. F Obsrvese que de acuerdo a las definiciones anteriores, un demultiplexor se convierte en un decodificador si su lnea de entrada se considera fija (en alto o en bajo). Esto justifica el nombre de demultiplexor/decodificador Como una manera de entender mejor como estn construidos internamente los demultiplexores enseguida ilustraremos el diseo de un demux sencillo Ejemplo. Diseo de un demux de 2 a 4, El diagrama de bloques correspondiente a un demux de 2 a 4 es como sigue

Cuya tabla de verdad es la que se muestra a continuacin

De la tabla de verdad obtenemos con un poco de anlisis :Yo = BAE, Y1 = BAE,Y2 = BAE,Y3 = BAE, lo cual nos conduce a la implementacin que se muestra en la siguiente figura

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

En la actualidad se tienen varios demultiplexores en circuito integrado. Por ejemplo, un circuito equivalente al diseado en el ejemplo es el 74155. El 74155 es un CI que se puede usar como dos decodificadores de 2 a 4 bien como dos demultiplexores de 1 a 4 , como un decodificador de 3 a 8 un demultiplexor de 1 a 8. Ya que como ya se dijo, un demultiplexor se convierte en un decodificador al conectar su entrada a un estado lgico fijo. La siguiente es una lista de los demultiplexores/decodificadores ms populares en cicuito integrado de la familia TTL 74138: Demux/decodificador de 3 a 8 74139: Demux/decodificador de 2 a 4, doble 74141: Decodificador/driver BCD - decimal 74154: Demux/Decodificador de 4 a 16 74159: Demux/decodificador de 4 a 16 con salidas de colector abierto 74155: Demux/decodificador doble de 2 a 4 74156: igual al 74155, pero con salidas de colector abierto Como una ilustracin de la informacin proporcionada por el fabricante respecto al funcionamiento lgico de un demux, se presenta a continuacin para el circuito 74138, comenzando por su diagrama de patitas

DECODIFICADORES ESPECIALES Existen algunos paquetes en circuito integrado que realizan funciones lgicas muy usuales y que representan una ligera variante a los decodificadores mencionados anteriormente, tales decodificadores especiales son: 7445: Decodificador/driver de BCD a decimal (decodificador de 4 a 10 con capacidad de alta corriente (80 mA por salida). tiene salidas activas en bajo 7446, 7447: Decodificadores /driver de BCD a 7 segmentos con salidas de colector abierto. Estos circuitos manejan alto voltaje de salida (15 volts para el 7447 y 30 volts para el 7446). manejan alta corriente de salida y tienen salidas activas en bajo, lo cual los hace compatibles con desplegadores de 7 segmentos de nodo comn

10

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

7449: Decodificador/driver de BCD a 7 segmentos con salidas activas en alto (compatible con desplegadores de ctodo comn). A continuacin, slo para el 7447 se detalla la informacin que proporciona el fabricante comenzando por su diagrama de patitas

No se describir aqu la tabla de verdad del circuito, ya que en captulos anteriores ya se ha tratado la conversin BCD a 7 segmentos, en cambio, se describe a continuacin la manera cmo funcionan las entradas y salidas especiales de este circuito: LT (Lamp Test).- Cuando esta seal se activa (en bajo) todas las salidas de segmento se activan. Esto sirve para probar si los leds del desplegador estn o no en buen estado, ya que en esta condicin todos debern encender, si no es as, probablemente alguno este daado). RBI/RBO (Right Blank Input/Output).- Esta es una salida de colector abierto que funciona en conjuncin con la entrada RBI que se explica a continuacin RBI (Right Blank Input).- Cuando esta entrada es activada (en bajo) y el dato BCD de entrada al 7447 es cero (DCBA = 0000) en lugar de activar el cdigo de 7 segmentos del cero, apaga todos los segmentos y adems activa RBO (en bajo). Quizs pueda parecer un poco raro la manera en que actan las seales RBi, Rbo, sin embargo, si se tiene presente que en conjunto permite el blanqueo de ceros a la izquierda cuando se despliega informacin de varios dgitos se entender mjeor su funcionamiento. En la siguiente figura se muestra el despliegue del nmero 040 con el cero de la izquierda blanqueado:

11

Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

CODIFICACIN DE TECLADOS Los teclados numricos y alfanumricos son un dispositivo extremadamente til para la introduccin de datos a un sistema digital. Las teclas de un teclado normalmente accionan interruptores que tienen dos contactos normalmente abiertos que se cierran cuando la tecla es presionada. Codificar un teclado significa asignar un cdigo binario a cada una de las teclas que componen el teclado. As como decodificarlo significa determinar cual de las teclas fue presionada de acuerdo al cdigo que la representa. La codificacin de teclados se puede realizar usando multiplexores y demultiplexores. Como ejemplo enseguida se ilustra un esquema para codificar 64 teclas arregladas en una matriz de 8x8, usando un 74155 (como decodificador de 3 a 8) y un multiplexor 74152. En este ejemplo un nivel ALTO en la salida del 74152 indica que una tecla se oprimi y la combinacin de las 3 entradas de seleccin del 74152 con las del 74155 determinan cual fue la tecla que se oprimi.

12

En la figura cada tecla representada por un pequeo crculo implica un switch en cada una de las 64 intersecciones de las 8 salidas del 74155 con las 8 entradas del 74152. La figura representa como tecla presionada la interseccin de la salida 1Y1 con la entrada D6, de manera que cuando las lineas de seleccin
Lgica Digital. Ing. Vctor Ulpino

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

del 74152 tengan un 6 (CBA=110)y las lneas de seleccin del 74155 tengan un 1 (CBA=001) se activar la salida del 74152, indicando que hay una tecla presionada en esa interseccin. El cdigo de la tecla se puede formar a partir de estas seis entradas de seleccin. IMPLEMENTACIN DE FUNCIONES LGICAS USANDO MULTIPLEXORES Los multiplexores adems representan una alternativa al diseo de funciones lgicas resultando ser circuitos universales para esta aplicacin, es decir a travs de un multiplexor se puede construir cualquier funcin lgica con nmero de variables igual al nmero de lneas de seleccin del mux, como se ver a continuacin. Ejemplo. La implementacin de una funcin usando multiplexores es simplemente una consulta a la tabla de verdad de la funcin como si fuera una tabla de alambrado, por ejemplo, la implementacn de la funcin f(A,B,C) = S m(0,1,3,5,7) consiste simplemente en la conexin de las entradas correspondientes a los mintrminos a Vcc y las otra a tierra, mientras que las entradas de la funcin corresponden a las lneas de seleccin del mux como se muestra en la siguiente figura

REGISTROS

Los registros son circuitos secuenciales conectados por una serie de biestables conectados en cascada. Tienen diversas aplicaciones prcticas como: Transmitir y recibir datos en serie y en paralelo. Conversin de datos en formato serie y paralelo y viceversa. Almacenamiento de informacin (memoria) Tipos de registros:
o

Registros de desplazamiento ENTRADA SERIE - SALIDA SERIE. Es el registro ms sencillo, en el que recibimos la informacin en serie e y en la salida obtenemos tambin en serie, pero retardad tantos ciclos de reloj como nmero de biestables compongan el registro. Funcionan de la siguiente forma, partiendo de que en el inicio todos los biestables estn reseteados Q=0, en el primer flanco de subida de la seal de reloj (o bajada, dependiendo del biestable), el contenido de la entrada del primer biestable pasa a la su salida que es a su vez la entrada del segundo biestable. Este tipo de registro se suele usar como unidad de retardo.
Lgica Digital. Ing. Vctor Ulpino

13

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

o

Registros de desplazamiento ENTRADA SERIE - SALIDA PARALELO. En este tipo de registros, la informacin se recibe en serie y la salida la obtenemos en paralelo, una vez transcurridos tantos ciclos de reloj como biestables compongan el registro. Las salidas Q estn conectadas a las entradas del biestable y a su vez a la salida en paralelo, el funcionamiento es igual que el anterior pero dependiendo del nmero de biestables y al terminar el ciclo de reloj, tememos una salida de tantos bits en paralelo como nmero de biestables. Registros de desplazamiento ENTRADA PARALELO - SALIDA SERIE. En este tipo de registro, la informacin es introducen en el registro en paralelo simultneamente en todos los biestables, por el contrario, la salida de los bits se obtienen en serie, una vez transcurridos tantos ciclos de reloj como nmero de biestables compongan el registro. Se realizan conjugando con un circuito combinacional y otra entrada que llamamos Shift/Load con una entrada directa y otra invertida, cuando se producen un flanco activo de reloj, se produce un paso de las entradas al registro de datos a travs del c. Combinacional, cuando est a nivel alto, las puertas permiten el desplazamiento en serie hacia la derecha de los bits almacenados., Producindose la salida de todos los datos una vez transcurridos los ciclos de reloj, es til a la hora de convertir datos paralelos a serie para poderlos enviar por un cable. Registros de desplazamiento ENTRADA PARALELO - SALIDA PARALELO. En este tipo de registros la informacin si introducida simultneamente en los biestables paralelo y cuando se producen un flanco activo de la seal de reloj, los datos se obtienen tambin a la salida en paralelo.

CONTADORES Los contadores son circuitos secuenciales cuya salida representa el nmero de impulsos que se la aplica a la entrada de reloj. Est formado bsicamente por biestables interconectados. Pueden contar de forma ascendente si su contenido se incrementa con cada impulso o si decrementa, aunque por lo general los contadores pueden realizar esta funcin de ambas maneras segn el estado de una entrada. Las aplicaciones de los contadores son las siguientes: Relojes y temporizadores Divisores de frecuencia. Frecuencmetros. Segn la forma de conectar la seal de reloj, los contadores pueden clasificarse en asncronos y sncronos. Contadores Asncronos: En este tipo, la seal de reloj se conecta slo al primer biestable, mientras que las otras entradas se conectan a la salida del biestable anterior. El conectarse de esta forma la seal de reloj provoca que todos los biestables no cambien de estado al mismo tiempo, por ello reciben el nombre de asncronos. Las salidas pueden atacar a un display visualizador de siete segmentos, por ejemplo. Su funcionamiento es el siguiente, se parte de que todos los flip-flops estn reseteados, cuando se produce un flanco activo de la seal de reloj, las salidas del primer biestable cambian Q=0 y Q'=1, Q' conectada a la seal de reloj del segundo biestable, produce un flaco activo, cambiando el segundo biestable el estado de sus salidas, este proceso se produce de forma indefinida a lo largo de los biestables. Podemos realizar un contador descendente si lo que conectamos a la seal de reloj es la salida Q y no Q'. El asncrono adems de indicar el nmero de
Lgica Digital. Ing. Vctor Ulpino

14

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

impulsos de seal recibidos puede dividir la frecuencia de la seal de reloj. Como ejemplo la salida de la seal del primer flip-flop tiene la mitad de frecuencia que la salida de seal de reloj original, la salida del segundo flip-flop, una frecuencia 4 veces menor, as sucesivamente obteniendo divisiones en cada salida mltiplos de 2. El inconveniente de este divisor de frecuencias viene dado por el tiempo de propagacin de la seal, que hace que si cambiamos el estado del primer biestable deben cambiar de estado ste y el siguiente, provocando que la seal de reloj tenga un retardo al bascular. Si se conectan ms, el tiempo de espera que corresponde con el tiempo de propagacin, aumenta, lo que limita la frecuencia de funcionamiento del contador. Esta frecuencia mxima viene determinada por la siguiente frmula F< 1/n.tp (tp= tiempo de propagacin y n= nmero de biestables). Ampliacin de contadores asncronos: El mtodo para conseguir contadores asncronos de ms bits consiste en conectar en cascada tantos biestables como nmero de bits que queramos que tenga el contador., llevando la seal de reloj externa al primero de3 ellos y la salida de cada biestable a la entrada del reloj siguiente. El nmero mximo de estados por los que pasa un contador se denomina mdulo del contador. Este nmero viene determinado por la expresin 2^n donde n indica el nmero de bis del contador. Ejemplo, un contador de mdulo 4 pasa por 4 estados, y contara del 0 al 3. Si necesitamos un contador con un mdulo distinto de 2^n, lo que haremos es aadir un circuito combinacional (puerta NAND) cuyas entradas sean las salidas a 1 del contador, y aadir la salida del circuito a todas las entradas CLEAR de los biestables. Contadores sncronos: En este tipo de biestables, la seas de reloj externa se conecta a todos los biestables. Con ello se consigue que todos los biestables evolucionen a la vez, y por lo tanto no se produzcan tiempos de retardo ni transitorios. Para conseguirlo hay que aadir una lgica combinacional para implementarla en el contador, mientras que los biestables hacen de memoria para saber en qu estado se encuentra, la lgica combinacional se encargar de calcular cual ser el siguiente estado al que debe pasar el contador. Diseo de un contador sncrono: El diseo de un contador sncrono debe pasar por varias fases de diseo: Dibujar el diagrama de estados. Se representa en l la forma simblica del funcionamiento del sistema, representando los estados que deseamos y las transiciones precisas. Realizar la tabla simblica de transiciones. Es otra forma de representar el anterior diagrama de estados, y est compuesta por dos columnas, la de estado actual (estado en el que se encuentra el sistema) y estado futuro (el estado que pretendemos que evolucione el sistema). Realizar la tabla de codificacin de estados. Se trata de codificarlo en binario, el nmero de biestables del sistema depende del nmero de estados del mismo. Por ejemplo, si queremos un contador de 8 estados (mdulo 8) siguiendo la relacin N=2^n; n=log(2)N, seran necesarios 3 biestables para codificar los estados del contador. 7(10)=111(2) son tres bits, por lo tanto necesitamos 3 biestables. Pasamos a binario tanto el estado actual como el estado futuro y cada bit de salida es una salida de un biestable.
Lgica Digital. Ing. Vctor Ulpino

15

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

Crear una tabla de transiciones codificada. Tiene dos columnas al igual que la tabla simblica de transiciones, pero ya codificada en binario. El estado actual representa el valor de la salida de los biestables (salida Q) y el estado futuro representa el valor de la salida que deben tomar Q en el siguiente flanco activo, denominndose Q+. Realizacin de las tablas de excitacin. Para conseguir que un biestable pase de un estado actual a un estado futuro, es preciso aplicarle la excitacin conveniente a sus entradas. Para ello se aplican tablas de excitacin, que son las tablas de verdad de los biestables pero vistas a la inversa, es decir, la entrada en funcin de la salida. Como ejemplo ponemos la tabla de excitacin de los biestables J-K y D. FLIP-FLOP J-K Q 0 0 1 1 Q+ 0 1 0 1 J 0 1 X X K X X 1 0 Q 0 0 1 1 FLIP-FLOP D Q+ 0 1 0 1 D 0 1 0 1

Obtencin del circuito combinacional necesario, simplificacin e implementacin. Una vez obtenida la tabla de excitacin del contador sncrono, el problema se reduce al obtener las funciones de las excitaciones, utilizando para ello Karnaugh. Una vez obtenidas las funciones, se puede implementar el circuito, conectado las salidas Q a las entradas de los siguientes biestables a travs del combinacional. PRCTICAS 3.1 Ensayo y experimentacin del registro de desplazamiento universal xx194. Como hemos apuntado anteriormente, este circuito permite todas las posibilidades de aplicacin explicadas. Para ello dispone de dos entradas (S0 y S1) que seleccionan el modo de funcionamiento, con cuatro salidas, Q1, Q2, Q3, Q4 y las siguientes seales: CLK: Entrada de seal de reloj activa en el flanco de subida CLR: Entrada a puesta a cero activa a nivel bajo. Dsr: Entrada de datos, desplazamiento a hacia la derecha, para carga serie. Dsl: Entrada de datos, desplazamiento hacia la izquierda, para carga serie. A, B, C, D: Entrada de datos para carga en paralelo. S0: En carga paralelo, hace el desplazamiento hacia la derecha. S1: En carga paralelo, hace el desplazamiento hacia la izquierda.
Lgica Digital. Ing. Vctor Ulpino 16

GUIA III. APLICAIONES DE LA LGICA COMBINACIONAL Evaluacin 27 de enero de 2011

Lo que vamos a hacer es montar el circuito en la placa entrenadora segn la figura 3.44 del libro (Pg. 58) y completar el cronograma de la figura 3.45, una vez completados todos los cronogramas, tenemos que sealar en una tabla segn la combinacin de las entradas S0 y S1. Registro universal MM74HC194 Este registro bidireccional est diseado para incorporar virtualmente todas las caractersticas que se pueden realizar en un registro de desplazamiento. Contiene entradas y salidas tanto en serie como en paralelo, entradas en serie tanto desde la derecha como de la izquierda a travs de entradas de control, y entrada de reset. La carga en paralelo se realiza aplicando a las cuatro entrada de datos el control de las entradas s0 y s1, cuyas transiciones de estado se realizan a travs del flanco activo de la seal de reloj, en este caso, a nivel alto. El desplazamiento hacia la derecha se realiza cuando s0 est a nivel alto y s1 a nivel bajo. Los datos en serie para este modo se ejecutan el desplazamiento derecho de entrada de datos. Cuando s0 est a nivel bajo y s1 est a nivel alto, el desplazamiento de los datos se realiza desde la izquierda.

17

Lgica Digital. Ing. Vctor Ulpino