[ ndice ]

2.1. lgebra Booleana 2.2 Circuitos combinacionales

2.3. Circuitos aritmticos

2.4. Circuitos sincrnicos 2.5. Memorias

D.Mery

Arquitectura de Computadores

Prsentat ion

[ Sistemas Digitales ]
Celda de memoria
seleccionar

Memorias

entrada

salida

leer/escribir (1/0)
D.Mery 2 Arquitectura de Computadores

[ Sistemas Digitales ]
Celda de memoria
seleccionar

Memorias

entrada

salida

R
entrada

seleccionar

BC
salida

leer/escribir (1/0) leer/escribir (1/0)

D.Mery 3 Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria de 4 3 bits D0
BC BC BC

Memorias
Dato de entrada (3 bits)

A0 A1
Entrada de seleccin de memoria

D1
BC BC BC

D2
BC BC BC

D3
Decoder 24 BC BC BC

leer/escribir
D.Mery 4

Dato de salida
Arquitectura de Computadores

[ Sistemas Digitales ]
A0 D0
BC

Memorias
Dato de entrada (3 bits) BC Decoder 24 A0 BC 0 0 BC 1 A1 0 1 0 1 BC

A1
Entrada de seleccin de memoria

D1
BC

D2
BC

D0 BC 1 0 BC 0 0 BC

D1 0 1 0 0

D2 0 0 1 0

D3 0 0 0 1

D3
Decoder 24 BC

1 BC

leer/escribir Dato de salida

D.Mery 5 Arquitectura de Computadores

[ Sistemas Digitales ]

Memorias

Unidad de memoria RAM (random access memory)

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria de 1024 16 bits

Memorias

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Celda de memoria

Memorias

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
RAM bit slice

Memorias

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Buffer Three-state

Memorias

EN = 0

EN = 1

IN

OUT

IN

OUT

EN: IN: OUT:

enable input output

Esquema elctrico

D.Mery

10

Arquitectura de Computadores

[ Sistemas Digitales ]
Buffer Three-state
Diagrama

Memorias
Tabla de verdad

EN: IN: OUT:

enable input output

D.Mery

11

Arquitectura de Computadores

[ Sistemas Digitales ]
Buffer Three-state

Memorias

Diagrama

Tabla de verdad

D.Mery

12

Arquitectura de Computadores

[ Sistemas Digitales ]

Memorias
16 x 1 RAM

D.Mery

13

Arquitectura de Computadores

[ Sistemas Digitales ]
16 x 1 RAM usando celdas de 4 x 4

Memorias

D.Mery

14

Arquitectura de Computadores

[ Sistemas Digitales ]
Chip 64 x 8 RAM

Memorias

D.Mery

15

Arquitectura de Computadores

[ Sistemas Digitales ]
64 x 256 RAM usando 4 chips 64 x 8 RAM

Memorias

D.Mery

16

Arquitectura de Computadores

[ Sistemas Digitales ]
64 x 16 RAM usando 2 chips 64 x 8 RAM

Memorias

D.Mery

17

Arquitectura de Computadores

[ Sistemas Digitales ]
Memoria ROM (read only memory)

Memorias

D.Mery

18

Arquitectura de Computadores

[ Sistemas Digitales ]
Lgica interna de una ROM de 32 8

Memorias

D.Mery

19

Arquitectura de Computadores

[ Sistemas Digitales ]

Memorias

ROM de 32 8 Ejemplo de tabla de verdad

D.Mery

20

Arquitectura de Computadores

[ Sistemas Digitales ]

Memorias

Programacin de ROM de 32 8 del ejemplo anterior

D.Mery

21

Arquitectura de Computadores