Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • ARCOe - Tema2 - Ruta de Datos

    Cargado por

    kdraflirico
    8 vistas37 páginas
    El documento describe la arquitectura del repertorio de instrucciones de una CPU. Explica que las instrucciones pasan por diferentes etapas como decodificación, acceso a registros, ejecución en la ALU y almacenamiento, y presenta ejemplos de instrucciones aritméticas, de carga y de almacenamiento mostrando sus formatos y etapas de ejecución.

    Descripción original:

    Título original

    ARCOe_Tema2_Ruta de datos

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PPT, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Denunciar este documento
    El documento describe la arquitectura del repertorio de instrucciones de una CPU. Explica que las instrucciones pasan por diferentes etapas como decodificación, acceso a registros, ejecución en la ALU y almacenamiento, y presenta ejemplos de instrucciones aritméticas, de carga y de almacenamiento mostrando sus formatos y etapas de ejecución.

    Copyright:

    © All Rights Reserved
    Descargue como PPT, PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    8 vistas37 páginas

    ARCOe - Tema2 - Ruta de Datos

    Cargado por

    kdraflirico
    El documento describe la arquitectura del repertorio de instrucciones de una CPU. Explica que las instrucciones pasan por diferentes etapas como decodificación, acceso a registros, ejecución en la ALU y almacenamiento, y presenta ejemplos de instrucciones aritméticas, de carga y de almacenamiento mostrando sus formatos y etapas de ejecución.

    Copyright:

    © All Rights Reserved
    Descargue como PPT, PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    de 37

    TEMA 2:

    Arquitectura del repertorio de


    instrucciones
    Decodificación de Instrucciones
    Tema 2: Arquitectura del repertorio de
    instrucciones

    ¿QUÉ INSTRUCCIÓN ES?

    10001111 10110100 10110011 00100100

    Arquitectura de Computadores - 2º GII 3


    Tema 2: Arquitectura del repertorio de
    instrucciones

    ¿QUÉ INSTRUCCIÓN ES?

    10001111 10110100 10110011 00100100

    100011 11101 10100 1011001100100100

    Arquitectura de Computadores - 2º GII 4


    Tema 2: Arquitectura del repertorio de
    instrucciones

    ¿QUÉ INSTRUCCIÓN ES?

    00010010 10011100 11001010 00100000

    Arquitectura de Computadores - 2º GII 5


    Tema 2: Arquitectura del repertorio de
    instrucciones

    ¿QUÉ INSTRUCCIÓN ES?

    00010010 10011100 11001010 00100000

    000100 10100 11100 1100101000100000

    Arquitectura de Computadores - 2º GII 6


    Tema 2: Arquitectura del repertorio de
    instrucciones

    ¿QUÉ INSTRUCCIÓN ES?

    00000011 10110100 10110000 00100101

    Arquitectura de Computadores - 2º GII 7


    Tema 2: Arquitectura del repertorio de
    instrucciones

    ¿QUÉ INSTRUCCIÓN ES?

    00000011 10110100 10110000 00100101

    000000 11101 10100 10110 00000 100101

    Arquitectura de Computadores - 2º GII 8


    Ruta de datos
    Tema 2: Arquitectura del repertorio de
    instrucciones

    Ruta de datos

     Llamamos ruta de datos al conjunto de elementos hardware por el que


    fluyen los datos y que son necesarios para poder llevar a cabo todo el
    repertorio de instrucciones.
     Estos elementos hardware pueden ser de almacenamiento (registros,
    memoria,…), operativos (ALU) y de interconexión (buses).

    Arquitectura de Computadores - 2º GII 10


    Tema 2: Arquitectura del repertorio de
    instrucciones

    Mecanismo completo de ejecución de una instrucción

    FF Acceso
    AccesoaalalaMemoria
    Memoriade
    deInstrucciones
    Instrucciones

    DD Acceso
    Accesoaalos
    losRegistros
    Registros

    XX Ejecución
    Ejecuciónen
    enlalaALU
    ALU

    M
    M Acceso
    AccesoaalalaMemoria
    Memoriade
    deDatos
    Datos

    W
    W Acceso
    Accesoaalos
    losRegistros
    Registros

    Arquitectura de Computadores - 2º GII 11


    Tema 2: Arquitectura del repertorio de
    instrucciones

    Mecanismo completo de ejecución de una instrucción

     Diseño monociclo o multiciclo.


     Repertorio de tipo RISC con 4 tipos de instrucción distintos.
     Las etapas por las que atraviesa cada una de ellas son:
    • LW (carga de datos en registro): F + D + X + M + W
    • SW (almacenamiento de datos en memoria): F + D + X + M
    • Aritméticológica: F + D + X + W
    • BEQ (control de flujo): F + D + X

    Arquitectura de Computadores - 2º GII 12


    Tema 2: Arquitectura del repertorio de
    instrucciones

    Instrucción Aritmetico-lógica: Formato R

    ADD R3, R1, R2

    000000 00001 00010 00011 00000 100000

    Arquitectura de Computadores - 2º GII 13


    Tema 2: Arquitectura del repertorio de
    instrucciones
    ADD
    ADD R3,
    R3, R1,
    R1, R2
    R2

    FF

    Arquitectura de Computadores - 2º GII 14


    Tema 2: Arquitectura del repertorio de
    instrucciones
    ADD
    ADD R3,
    R3, R1,
    R1, R2
    R2

    DD

    Arquitectura de Computadores - 2º GII 15


    Tema 2: Arquitectura del repertorio de
    instrucciones
    ADD
    ADD R3,
    R3, R1,
    R1, R2
    R2

    XX

    Arquitectura de Computadores - 2º GII 16


    Tema 2: Arquitectura del repertorio de
    instrucciones
    ADD
    ADD R3,
    R3, R1,
    R1, R2
    R2

    W
    W

    Arquitectura de Computadores - 2º GII 17


    Instrucción LW
    Tema 2: Arquitectura del repertorio de
    instrucciones

    Instrucción de Carga (load): Formato I

    LW R7, 4(R1)

    100011 00001 00111 0000000000000100

    Arquitectura de Computadores - 2º GII 19


    Tema 2: Arquitectura del repertorio de
    instrucciones
    LW
    LW R7,
    R7, 4(R1)
    4(R1)

    FF

    Arquitectura de Computadores - 2º GII 20


    Tema 2: Arquitectura del repertorio de
    instrucciones
    LW
    LW R7,
    R7, 4(R1)
    4(R1)

    DD

    Arquitectura de Computadores - 2º GII 21


    Tema 2: Arquitectura del repertorio de
    instrucciones
    LW
    LW R7,
    R7, 4(R1)
    4(R1)

    XX

    Arquitectura de Computadores - 2º GII 22


    Tema 2: Arquitectura del repertorio de
    instrucciones
    LW
    LW R7,
    R7, 4(R1)
    4(R1)

    M
    M

    Arquitectura de Computadores - 2º GII 23


    Tema 2: Arquitectura del repertorio de
    instrucciones
    LW
    LW R7,
    R7, 4(R1)
    4(R1)

    W
    W

    Arquitectura de Computadores - 2º GII 24


    Instrucción SW
    Tema 2: Arquitectura del repertorio de
    instrucciones

    Instrucción de Almacenamiento (store): Formato I

    SW R5, 12(R1)

    101011 00001 00101 0000000000001100

    Arquitectura de Computadores - 2º GII 26


    Tema 2: Arquitectura del repertorio de
    instrucciones
    SW
    SW R5,
    R5, 12(R1)
    12(R1)

    FF

    Arquitectura de Computadores - 2º GII 27


    Tema 2: Arquitectura del repertorio de
    instrucciones
    SW
    SW R5,
    R5, 12(R1)
    12(R1)

    DD

    Arquitectura de Computadores - 2º GII 28


    Tema 2: Arquitectura del repertorio de
    instrucciones
    SW
    SW R5,
    R5, 12(R1)
    12(R1)

    XX

    Arquitectura de Computadores - 2º GII 29


    Tema 2: Arquitectura del repertorio de
    instrucciones
    SW
    SW R5,
    R5, 12(R1)
    12(R1)

    M
    M

    Arquitectura de Computadores - 2º GII 30


    Instrucción BEQ
    Tema 2: Arquitectura del repertorio de
    instrucciones

    Instrucción de Control (branch): Formato I

    BEQ R4, R5, destino

    000100 00100 00101 1011000000100100

    Arquitectura de Computadores - 2º GII 32


    Tema 2: Arquitectura del repertorio de
    instrucciones
    BEQ
    BEQ R4,R5,destino
    R4,R5,destino

    FF

    Arquitectura de Computadores - 2º GII 33


    Tema 2: Arquitectura del repertorio de
    instrucciones
    BEQ
    BEQ R4,R5,destino
    R4,R5,destino

    DD

    Arquitectura de Computadores - 2º GII 34


    Tema 2: Arquitectura del repertorio de
    instrucciones
    BEQ
    BEQ R4,R5,destino
    R4,R5,destino

    XX
    ??

    Arquitectura de Computadores - 2º GII 35


    Tema 2: Arquitectura del repertorio de
    instrucciones

    ALU CACHE
    L2
    CACHE
    REGISTROS
    L1

    CONTROL

    CACHE
    FETCH
    L1

    Arquitectura de Computadores - 2º GII 36


    FIN

    También podría gustarte