Documentos de Académico
Documentos de Profesional
Documentos de Cultura
A3
-Fluo de diseno: Sintesis
Diseño
-Flujo de diseño: Simulación , beautifully designed. I hope and I believe that this Template will
temporal your Time, Money and Reputation. Get a modern PowerPoint
Presentation that is beautifully designed. I hope and I believe
that this Template will your Time, Money and Reputation. You
can simply impress your audience and add a unique zing and
appeal to your Presentations.
-Flujo de diseño: Generación del
fichero de configuración
Pasos descarga e instalación de VIVADO
Xilinx es una empresa especializada en el desarrollo de los FPGA, aparte de ello también licencian código de
descripción del hardware como IPs que cargar en sus FPGA y que tienen funciones específicas dentro de diferentes
ámbitos.
Xilinx ISE (Integrated Synthesis Environment) es una herramienta de software discontinuada de Xilinx para
la síntesis y el análisis de diseños HDL, cuyo objetivo principal es el desarrollo de firmware integrado para las
familias de productos de circuitos integrados (IC) FPGA y CPLD de Xilinx. Su sucesora es Xilinx Vivado.
Contents
Performance
VIVADO CARACTERISTICAS
Vivado ML Standard : Vivado ML Standard Edition es la versión GRATUITA de la revolucionaria suite de diseño. Brinda
acceso instantáneo a algunas funciones y funciones básicas de Vivado sin costo alguno.
Vivado ML Enterprise: Vivado ML Enterprise Edition es una versión paga de la suite de diseño e incluye soporte para
todos los dispositivos Xilinx. Puede comprar seleccionando "Enterprise" en el menú desplegable "Edición".
Pasos para Descarga del VIVADO
https://www.xilinx.com/support/download.html
Pasos para Descarga del VIVADO
Una vez concluido nuestro registro procedemos a ingresar con nuestro usuario y contraseña
Pasos para Descarga software VIVADO
Formulario de Perfil de Usuario Una vez actualizado nuestro perfil de usuario nos vamos a la sección baja de
la pagina y seleccionamos descarga de Licencias
Pasos para Descarga software VIVADO
Luego seleccionamos la opción de vivado ML Standard que la opción gratis y seleccionamos next
Pasos para Descarga software VIVADO
Seleccionamos en Divices los productos que necesitamos y le seleccionamos next
Pasos para Descarga software VIVADO
Marcamos los cuadros aceptando los términos de Licencia y le seleccionamos next
Pasos para Descarga software VIVADO
En este paso nos indica la localización de directorios y los requerimientos de espacio en el disco duro
Para terminar, nos solicitara los permisos de seguridad y seleccionamos la opción de redes
privadas, como las domesticas o del trabajo y le damos clic en permitir acceso
Desmarcamos la opción
de redes publicas
Evolucion de la FPGA
Evolución de la FPGA
Nexys A7 CARACTERISTICAS
• 15,850 segmentos lógicos programables,
Artix-7™
cada uno con cuatro LUT de 6 entradas y 8
flip-flops (*8150 segmentos)
• 4,860 Kbits de RAM de bloque rápido (*2700
Kbits)
• Seis mosaicos de gestión de reloj, cada uno
con bucle de sincronización de fase
(PLL)240 segmentos DSP (*120 DSP)
• Velocidades de reloj internas superiores a
450 MHz
• Convertidor analógico-digital interno (XADC)
de dos canales, 1 MSPS.
Basys 2 CARACTERISTICAS
• Tecnología de proceso avanzada probada de 90 nanómetros.
Spartan-3E™
• Pines de interfaz SelectIO™ multivoltaje y multiestándar.
• Hasta 376 pines de E/S o 156 pares de señales diferenciales.
• Señal de un solo extremo LVCMOS, LVTTL, HSTL y SSTL
normas.
• Señalización de 3,3 V, 2,5 V, 1,8 V, 1,5 V y 1,2 V.
• Velocidad de transferencia de datos de más de 622 Mb/s por
E/S.
• Verdadero LVDS, RSDS, mini-LVDS, diferencial
HSTL/SSTLE/S diferencial.
• Compatibilidad con doble velocidad de datos (DDR)
mejorada.
• Compatibilidad con DDR SDRAM de hasta 333 Mb/s
• Abundantes recursos lógicos flexibles
• Densidades de hasta 33 192 celdas lógicas, incluido el
desplazamiento opcional registro o soporte de RAM
distribuida
Configuración de la FPGA
Tipos de VHDL
Configuración de la FPGA
DISEÑO UTILIZANDO VHDL
VHDL
Ejemplo de una Entidad
VHDL
Ejemplo de Arquitectura
Configuración de la FPGA
Ejemplo de modelo funcional
Configuración de la FPGA
Ejemplo de modelo Estructural
Configuración de la FPGA
Configuración de la FPGA
Constantes
Señales
Configuración de la FPGA
Variables Ejemplo de un Paquete
Configuración de la FPGA
Librería Estandar IEEE