CONTROLADORES DVP-S

CUAL ES LA FAMILIA DE CONTROLADORES DELTA

CPU AH500

CPU AS

DVP-S

DVP-EC
 FAMILIA DE CONTROLADORES DVP-S

DVP-SV2

DVP-SX2

DVP-SE

DVP-SA2

DVP-SS2
INFORMACION TECNICA DE LA CPU SV-2

CARACTERISTICAS GENERALES
 INFORMACION TECNICA DE LA CPU SV-2

MANUAL GENERAL INSTRUCTION SHEET

 CONTENDIDO DEL MANUAL DE USUARIO

1. Capitulo 1: Principios Básicos de Programación Ladder

2. Capitulo 2: Funciones de la CPUs DVP-S

3. Capitulo 3: Descripción de la Funciones básicas de Programación

4. Capitulo 4: Funciones Programación STL y SFC

5. Capitulo 5-11: Funciones API especiales

CONTENIDO CPU-DVP SV2
INSTRUCCIONES DE BIT
CONTENIDO CPU-DVP SV2

INSTRUCCIONES DE WORD
ESTRUCTURA DE LA MEMORIA BINARIA DEL PLC DELTA
EQUIVALENCIAS NUMERICAS
 X0 CAPTURANDO ENTRADAS

Antes de la ejecución del programa, el PLC lee el

Estado de encendido / apagado de las señales de entrada
memoria de señal de entrada a la vez.
TERMINAL DE ENTRADA
Si el estado On / Off de la señal de entrada durante la
la ejecución del programa este no cambiará la señal
En la memoria de la señal de entrada. El nuevo encendido /
BUFFER DE ENTRADA apagado De esta señal será evaluado en el siguiente SCAN

RESOLVIENDO PROGRAMA

MEMORIA DE PROGRAMA
X0 M0 Después de que el PLC lea el estado de encendido / apagado de
cada entrada en el Buffer de la señal de entrada, comenzará a
ejecutarse
M10 Y0 Cada instrucción en el programa en orden a partir de
La primera línea de programa
El resultado de la ejecución (On/Off) de cada salida
Bobina) se almacenarán en orden en la memoria del programa
ESCRIBIENDO SALIDAS

BUFFER DE SALIDA Cuando el programa ejecuta la instrucción END,

enviará el estado de encendido / apagado de Y en la memoria del
dispositivo al buffer de salida . La salida física se activa en este
Instante. La velocidad de este cambio dependerá del tipo de
TERMINAL DE SALIDA dispositivo para conectar, si es relé demoraría 10ms , si es
transistor 10-20uS en reaccionar.

Y0
Gracias por su tiempo