2

1
3
5
4
ELECTRÓNICA
DIGITAL

MECATRÓNICA

M. C. ALEJANDRO TRIUNFO
 CIRCUITOS
La salida depende sólo de
COMBINACIONALES las entradas.

Multiplexores, demultiplexores,
TRANSMISION Codificadores, decodificadores.
DE DATOS CIRCUITOS
DIGITALES

CIRCUITOS La salida depende de las entradas y

SECUENCIALES del estado actual del circuito
(entrada + memoria).
 ARITMETICA Sumadores, sustractores,
& FUNCIONES
LÓGICAS comparadores, PLD´s.

Multiplexores, demultiplexores,
CIRCUITOS LÓGICOS TRANSMISION Codificadores, decodificadores.
COMBINACIONALES DE DATOS

CONVERTIDOR
DE Binario, BCD, 7 segmentos.
CÓDIGO
 ¿Cuál es la diferencia
entre los circuitos
combinacionales y
SISTEMA SISTEMA secuenciales?
COMBINACIONAL SECUENCIAL

SALIDA
ENTRADA SALIDA ENTRADA

RETROALIMENTACIÓN
 ¿Qué es un circuito
combinacional?

Un circuito combinacional es aquel en donde la salida

depende exclusivamente de sus entradas, es decir, no
almacenan ningún tipo de información. En estos sistemas
podemos tener un sin fin de entradas, pero si tan solo una
de ellas cambia, la salida también lo hace.
 Circuitos
ELECTRÓNICA
Digitales
DIGITAL
01
Circuito
combinacional

Dentro de los circuitos combinacionales podemos

encontrar:
Circuitos de funciones lógicas o compuertas lógicas.
Comparadores.
Codificadores y Decodificadores.
Multiplexores y Demultiplexores.
 ¿Qué es un
circuito
secuencial?

Los circuitos secuenciales se caracterizan por ser más

complejos en cuanto a su funcionamiento, ya que, estos no solo
dependen de sus entradas para cambiar su salida, si no que
también dependen de otras variables como, su estado anterior
y en algunas ocasiones de un pulso reloj.
 CIRCUITOS MSI Y SUS APLICACIONES
SOIC – Small Outline Integrated Circuit
Un empaquetado/paquete
de doble hilera o dual in-line
package

Parecido al QFP pero

con los pines dispuestos
en la parte inferior
El encapsulado cuadrado plano o Quad Flat Package
 MODULOS
COMBINACIONALES
Son módulos MSI (Medium Size of Integration) con
un número de compuertas entre 10 y 100.

Realizan una función específica.

Circuitos MSI: Multiplexores, decodificadores,
codificadores, demultiplexores, sumadores y
comparadores.
MULTIPLEXOR

Selector de datos.
Permite seleccionar información digital procedente de
diversas fuentes a una única línea de salida, por medio de
líneas de selección.

 
𝑆𝑎𝑙𝑖𝑑𝑎
 

𝑛  𝑏𝑖𝑡𝑠 𝑑𝑒 𝑠𝑒𝑙𝑒𝑐𝑐𝑖 ó 𝑛
Esquema general de un multiplexor
El esquema general de un multiplexor lo podemos ver como un selector de datos donde tenemos
múltiples entradas y una única salida, para elegir una de las entradas para salir se requiere un
selector:

El multiplexor tiene
varias entradas,
una salida y a
través de sus
entradas de
selección se
establece una
entrada para que
salga.
En el caso de los sistema digitales, los multiplexores tienen varios bits de entrada y un
solo bit de salida, para elegir cual de sus entradas saldrá se elige a través de los bits de
selección. Dependiendo del número de entradas será el número de bits de selección, por
ejemplo si se tienen dos entradas (entrada I0 y entrada I1), con un solo bit de selección se
pueden seleccionar (0-1). Para 4 entradas (I0 a I3) se requieren 2 bits de selección (con 2
bits podemos lograr 4 combinaciones, del 0 al 3) y así, para 8 entradas 3 bits de selección,
para 16 entradas 4 bits de selección…
MULTIPLEXOR
Multiplexor 2-1 Selecciona una línea de datos de entrada (A o B)
dependiendo del valor del bit de selección S.

A 0 A 0 A 0
MUX
Y Y=A Y=B
MUX MUX
B 1 B 1 B 1

S S=0 S=1
Entrada de selección Entrada de
D0 de datos selección
Multiplexor 4-1 D1 MUX Y S1 S0
D2
D3 0 0 D0
0 1 D1
S1 S0 1 0 D2
1 1 D3
MUX
Configuración interna
2-1 4-1
A
Y
B

S Controla
el paso
del dato
Funcionamiento interno de un multiplexor digital
Los multiplexores digitales se pueden generar a partir de una serie de
compuertas lógicas, con la intención de tener múltiples entradas y poder
seleccionar una de ellas para salir, como en el siguiente ejemplo de un
multiplexor de 2 entradas, una salida y un bit de selección:

Multiplexor de 2 entradas.
Con un solo bit de selección
se puede elegir entre las
entras I0 ó I1 para salir por Z
La idea es que en las entradas I0 ó I1 se coloque un valor binario
cualquiera y que este salga por la salida Z, utilizando la entrada de
selección S para elegir una de ellas. Se puede ilustrar el detalle de esta
operación con el siguiente gráfico:
 Se tienen 2 compuertas AND, una compuerta NOT y una compuerta OR, se puede apreciar que la
entrada S define cual de las entradas I0 ó I1 saldrán, dado que cuando S = 0 se elimina una de las
entradas por la compuerta AND y cuando S = 1 se elimina la opuesta dado que S llega negada a una
de las compuertas AND. Los diferentes casos los podemos ver como:

Para S = 1, se elimina I0 al pasar S por el inversor y

Para S = 0, se elimina el I1 y termina saliendo I0
resulta Z = I1
Circuitos integrados Multiplexores (74LS151,
74LS153 y 74LS157)
74LS151 (Multiplexor 8 entradas 1 salida, 3 bits de selección)

Distribución de las terminales y

tabla de verdad del 74LS151
Esquema lógico y conexión interna del 74LS151
74LS153 (2 multiplexores de 4 entradas 1
salida, 2 bits de selección)
Distribución de las
terminales y tabla de
verdad del 74LS153
Esquema lógico y conexión interna del 74LS153
74LS157 (4 multiplexores de 2 entradas 1
salida, 1 bit de selección)
Esquema lógico y conexión
interna del 74LS157
 A
A3 A2 A1 A0 A0 0
MUX 0 Z
B B0 1
B3 B2 B1 B0
Z0
A1 0
MUX 1
B1 1 Z1

A2 0 Z2
MUX 2
1
B2
Z3
A3 0
MUX 3
B3 1 S Z

s 0 A
1 B
Aplicaciones de los multiplexores
Se pueden utilizar para transmitir de forma secuencial información almacenada en paralelo con la
ayuda de un contador y un multiplexor, o bien para elegir entre un grupo de datos como en el
ejemplo siguiente:
 DECODIFICADOR DE BCD A 7
SEGMENTOS
Código BCD
BCD (Decimal Codificado en Binario) es un código que representa
valores decimales en formato binario, para ello forma grupos de 4 bits
para representar cada valor del 0 al 9. El 9 es el valor máximo que se
puede representar en un dígito decimal, si recordamos los número
binarios el 9 es un 10012, requiere 4 bits, es por eso que cada valor BCD
se representa con 4 bits, del 00002 al 10012 (0 – 9). Hay que destacar
que BCD es un código, no un sistema de numeración, por lo que no
está diseñado para hacer operaciones como sumas o restas, solo para
representar valores decimales en binario.
 DECODIFICADOR DE BCD A 7
SEGMENTOS
Código BCD

Ejemplos de conversión de Decimal a BCD

Display de 7 segmentos
El display de 7 segmentos es un arreglo de 7 LED’s rectangulares
colocados formando un 8 como se muestra en la siguiente imagen:

f b
Formación de LED’s en un display de 7 segmentos
g

e c

dp
d
DISPLAY DE ANODO COMÚN
DISPLAY DE CATODO COMÚN
La distribución de las terminales varía de un modelo a otro, se tiene que
consultar su hoja de datos para identificar cada terminal. Un ejemplo de
display típico es el DA-05 o DC-05:
g f común a b

a
DC-05 Display cátodo común
f b
DA-05 Display ánodo común

e c

d dp

e d común c dp
 MUX
HABILITACIÓN G
A
ENTRADAS SALIDAS
SELECTOR B
SELECT STROBE DE DATOS C
G
C B A Y W SALIDAS
D0
X X X H L H
D1 Y
L L L D0 D0 MUX
D2 74151
L L H D1 D1 W
ENTRADA DE D3
L H L D2 D2 DATOS D4
L
L H H D3 D3
D5
H L L D4 D4
D6
H L H D5 D5
D7
H H L D6 D6
H H H D7 D7
 MUX IMPLEMENTACIÓN DE FUNCIONES
BOOLENAS CON MUX
CASO 1 G
HABILITACIÓN
Número de variables A S2
SELECTOR
de entrada = Número B S1
DE DATOS
de líneas de selección C S0
SALIDA
del MUX A B C F 1 D0
0 D1 Y F
0 0 0 1 MUX
1 D2 8-1
0 0 1 0
Ubicar 1 D3
0 1 0 1
directamente los 1 D4 ENTRADA DE
0 1 1 1 valores de “F” en DATOS
las entradas 0 D5
1 0 0 1
1 0 1 0 0 D6
1 1 0 0 0 D7
1 1 1 0
 MUX A B C D F
0 0 0 0 0
IMPLEMENTACIÓN DE 0 0 0 1 1
FUNCIONES BOOLENAS CON 0 0 1 0 0
Se toman las
MUX variables más 0 0 1 1 1
significativas como 0 1 0 0 1
líneas de control.
CASO 2 0 1 0 1 0

Número de variables 0 1 1 0 0
0 1 1 1 0
de entrada - 1 =
1 0 0 0 0
Número de líneas de 1 0 0 1 0
selección del MUX 1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
 MUX A B C D F
0 0 0 0 0
IMPLEMENTACIÓN DE 0 0 0 1 1
F=D
FUNCIONES BOOLENAS CON 0 0 1 0 0 Se compara la
MUX 0 0 1 1 1 F=D variable menos
significativa con la
0 1 0 0 1 salida (D con F)
CASO 2 0 1 0 1 0 F=D
Número de variables 0 1 1 0 0
F=0  𝐷 ( 0 ) + 𝐷 ( 0 ) =0
0 1 1 1 0
de entrada - 1 = 1 0 0 0 0
Número de líneas de 1 0 0 1 0
F=0
selección del MUX 1 0 1 0 0
F=D  𝐷 ( 0 ) + 𝐷 ( 1 ) = 𝐷
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1 F=1  

1 1 1 0 1
1 1 1 1 1
F=1
 MUX IMPLEMENTACIÓN DE FUNCIONES
BOOLENAS CON MUX
CASO 2
Número de variables HABILITACIÓN G
Checar
de entrada - 1 = A S2
SELECTOR el orden
S1
Número de líneas de B DE DATOS
C S0
selección del MUX D0 SALIDA
D
D1 Y F
MUX
D2 8-1
0 D3
D4 ENTRADA DE
DATOS
D5

1 D6
D7
MUX E S2 S1 S0
A B C D F
0 0 0 0 0 = I0 A E
0 0 0 1 1 =I1
S2
0 0 1 0 0 =I2 S1 Z0
S0 Z
0 0 1 1 1 =I3
I0 MUX 0
MUX 0 0 1 0 0 1 =I4 8-1
F
0 1 0 1 0 =I5 B I7
0 1 1 0 0 =I6
0 1 1 1 0 =I7
C
D
1 0 0 0 0 =I0 E
1 0 0 1 0 =I1 S2
S1
1 0 1 0 0 =i2 S0 Z
MUX 1 A
1 0 1 1 1 =I3 I0 MUX 1 Z1
0 1
1 1 0 0 1 =I4 8-1
MUX 0 MUX 1
1 1 0 1 1 =I5 I7
F= 0 +Z0 F= 0+Z1
1 1 1 0 1 =I6
1 1 1 1 1 =I7
 MUX IMPLEMENTACIÓN DE FUNCIONES
BOOLENAS CON MUX
CASO 3
Número de variables de Se busca el equivalente de una
entrada - 2 = Número de líneas compuerta conocida, variable,
de selección del MUX o se determina en términos de
SOP o POS.
Dividir la tabla de verdad en
secciones
Normalmente tablas de verdad
para compuertas de dos
entradas
 MUX CASO 3 A B C D F
0 0 0 0 0
0 0 0 1 0 Tabla de
𝐹 ( 𝐴, 𝐵,𝐶 , 𝐷 )=∑ (3,5,7,9,10)
 
I0 0 0 1 0 0 verdad de 2
0 0 1 1 1 variables
Sean A y B, S1 y S0 respectivamente 0 1 0 0 0
0 1 0 1 1
I1 0 1 1 0 0

I0 0 1 1 1 1
1 0 0 0 0

MUX F 1 0 0 1 1
4-1 I2 1 0 1 0 1
1 0 1 1 0
SI S0 1 1 0 0 0
I3 1 1 0 1 0
I3 1 1 1 0 0
A B
1 1 1 1 0
 MUX CASO 3 A B C D F
0 0 0 0 0
0 0 0 1 0 Tabla de
I0 0 0 1 0 0 verdad de 2
 Para A=0, B=0 0 0 1 1 1 variables
0 1 0 0 0
 Para A=0, B=1
0 1 0 1 1
 Para
A=1, B=0
I1 0 1 1 0 0
C XOR D 0 1 1 1 1
1 0 0 0 0
 Para A=1, B=1 1 0 0 1 1
I2 1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
I3 1 1 1 0 0
1 1 1 1 0
 𝐹 ( 𝐴, 𝐵,𝐶 , 𝐷 )=∑ (3,5,7,9,10)
 
MUX E
A B C D

I0
I1 MUX F
4-1
I2
I3 SI S0
MUX
Solución con MUX comercial
 MUX
1D3 1EN

D 1D2 2EN

C 1D1

1D0
B
S1 1Y F
MUX 74153
A
S0
2Y
2D3

2D2

2D1
2D01
 V W X Y Z F V W X Y Z F
MUX
0 0 0 0 0 0 1 0 0 0 0 1
0 0 0 0 1 0 1 0 0 0 1 0
0 0 0 1 0 0 1 0 0 1 0 0

𝐹 (𝑉 , 𝑊 ,𝑋,𝑌 ,𝑍 )=∑ (5,7,13,15,16,20,25,27,29,31)

  0 0 0 1 1 0 1 0 0 1 1 0
0 0 1 0 0 0 1 0 1 0 0 1
0 0 1 0 1 1 1 0 1 0 1 0
0 0 1 1 0 0 1 0 1 1 0 0
0 0 1 1 1 1 1 0 1 1 1 0
0 1 0 0 0 0 1 1 0 0 0 0
0 1 0 0 1 0 1 1 0 0 1 1
0 1 0 1 0 0 1 1 0 1 0 0
0 1 0 1 1 0 1 1 0 1 1 1
0 1 1 0 0 0 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 0 1 1
0 1 1 1 0 0 1 1 1 1 0 0
0 1 1 1 1 1 1 1 1 1 1 1
 V W X Y Z F V W X Y Z F
MUX
0 0 0 0 0 0 1 0 0 0 0 1
0 0 0 0 1 0 1 0 0 0 1 0

𝐹 (𝑉 ,𝑊 ,𝑋,𝑌 , 𝑍 )=∑ (5,7,13,15,16,20,25,27,29,31)

 
0 0 0 1 0 0 1 0 0 1 0 0
0 0 0 1 1 0 1 0 0 1 1 0
0 0 1 0 0 0 1 0 1 0 0 1
Sea Y, Z las variables menos 0 0 1 0 1 1 1 0 1 0 1 0
significativas para las tablas de verdad 0 0 1 1 0 0 1 0 1 1 0 0
y hallar las compuertas. 0 0 1 1 1 1 1 0 1 1 1 0
0 1 0 0 0 0 1 1 0 0 0 0
Sea W, X los bits de selección de cada
0 1 0 0 1 0 1 1 0 0 1 1
uno de los MUX de 4-1.
0 1 0 1 0 0 1 1 0 1 0 0
Sea V el ENABLE de cada uno de los 0 1 0 1 1 0 1 1 0 1 1 1
MUX de 4-1. 0 1 1 0 0 0 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 0 1 1
La salida es la unión de los dos
0 1 1 1 0 0 1 1 1 1 0 0
multiplexores (utilizando una
0 1 1 1 1 1 1 1 1 1 1 1
compuerta OR).
 V W X Y Z F
MUX
0 0 0 0 0 0
0 0 0 0 1 0

𝐹 (𝑉 ,𝑊 ,𝑋,𝑌 ,𝑍 )=∑ (5,7,13,15,16,20,25,27,29,31)

 
0 0 0 1 0 0
0 0 0 1 1 0
0 0 1 0 0 0
0 0 1 0 1 1
Para la primera tabla MUX 1 0 0 1 1 0 0
0 0 1 1 1 1

I0=0 0 1 0 0 0 0
0 1 0 0 1 0
I1=Z 0 1 0 1 0 0
0 1 0 1 1 0
I2=0 0 1 1 0 0 0
0 1 1 0 1 1
I3=Z
0 1 1 1 0 0
0 1 1 1 1 1
 V W X Y Z F
MUX
1 0 0 0 0 1
1 0 0 0 1 0

𝐹 (𝑉 ,𝑊 ,𝑋,𝑌 ,𝑍 )=∑ (5,7,13,15,16,20,25,27,29,31)

 
1 0 0 1 0 0
1 0 0 1 1 0
1 0 1 0 0 1
1 0 1 0 1 0
Para la segunda tabla (MUX 1 0 1 1 0 0
2) 1 0 1 1 1 0
1 1 0 0 0 0
I0=Y·Z 1 1 0 0 1 1 Y· Z
I1=Y·Z 1 1 0 1 0 0
1 1 0 1 1 1 Y·Z
I2= Z 1 1 1 0 0 0
I3= Z 1 1 1 0 1 1
1 1 1 1 0 0
1 1 1 1 1 1
 MUX
I0
I1
𝐹 (𝑉 ,𝑊 ,𝑋,𝑌 ,𝑍 )=∑ (5,7,13,15,16,20,25,27,29,31)
  MUX 1
4-1
I2
Z I3 SI S0 E
F

Y I0
Z
I1 MUX 2
4-1
Z I2
I3 SI S0 E
W
X
V
DECODIFICADOR

DETECTA UN CÓDIGO
EN LA ENTRADA n
INDICA LA PRESENCIA
DE ESTE CÓDIGO DECODIFICAD
MEDIANTE UN CIERTO OR   𝑛
NIVEL EN UNA DE LAS   𝑛 𝑥2
SALIDAS
entradas  
salidas
DECODIFICADOR

Convierte una palabra de código de entrada de n bits en un código de salida

único de m bits (llamado decodificador n-a-m o n:m).

𝑛
 
𝑛 ≤𝑚 ≤ 2

Puede haber códigos de entrada y salida no utilizados .

 
Comúnmente

Una salida es verdadera y las otras falsas para cualquier combinación de entradas posibles.

 Cada salida representa uno de los posibles minitérminos de una función de entradas.

Una salida es verdadera si los valores actuales en la entrada corresponden al minitérmino para esa salida.
DECODIFICADOR DECODIFICADOR 2-4

Para cada posible

n BITS m salidas
condición de entrada, S0 D0
una y solo una señal S1 S0 D3 D2 D1 D0
de salida, tendrá el S1 D1
0 0 0 0 0 1
valor de uno lógico 0 1 0 0 1 0
(lógica positiva). 1 0 0 1 0 0
D2
1 1 1 0 0 0
D3

Código de Salida activa según

entrada el código de entrada
DECODIFICADOR DECODIFICADOR 2-4
S1 S0
D0

D1

D2

D3
DECODIFICADOR DECODIFICADOR 2-4
D0 Habilitador

EN S1 S0 D0 D1 D2 D3
1 X X 1 1 1 1
D1
0 0 0 0 1 1 1

0 0 1 1 0 1 1

D2 0 1 0 1 1 0 1

0 1 1 1 1 1 0

S0 D3
S1
EN
EJEMPLOS DE SIMBOLOS DEC 3:8
DE DECODIFICADORES DEC 2:4

A 0
DEC 1:2 A 1
A 0
C 2
IN 0 B 1
3
1
2 4

3 5

ENTRAD SALIDA
AS S
DECODIFICADOR

C I 74139
Arreglo
de pines 2

2 Decodificadores de 1

2a4

decodificador Habilitación Dato Salidas

1 1G 1A 1B 1Y0 1Y1 1Y2 1Y3

2 2G 2A 2B 2Y0 2Y1 2Y2 2Y3

DECODIFICADOR C I 74139
Circuito interno Tabla de verdad
DECODIFICADOR C I 74138
Arreglo de pines Circuito interno
DECODIFICADOR C I 74138
Circuito interno Tabla de verdad
DECODIFICADOR  Implementar la función Z

A S2 Y0

B S1 Y1

C S0 Y2

DEC Y3 Z
74138
Y4
VCC

Y5
G1
Y6
G2A
Y7
G2B
DECODIFICADOR DECODIFICADOR BCD A 7 SEGMENTOS
7448 que transforman datos codificados en binario a
Los decodificadores son circuitos
datos expresados en lenguaje natural, es decir permiten que la información
procesada en binario se puedas mostrar en dispositivos de salida que muestran
información en lenguaje natural como por ejemplo los display de 7 segmentos.
Tabla Funcional
Diagrama de
Circuito Integrado