Flip Flops

José Daniel Ramírez Corzo

CONTENIDO
LATCH DE COMPUERTAS NAND
LATCH DE COMPUERTAS NOR
FLIP FLOP RS CON ENTRADA DE HABILITACIÓN
FLIP FLOP R – S SINCRONIZADO POR RELOJ
FLIP FLOP TIPO D SINCRONIZADO POR RELOJ
FLIP FLOP J – K SINCRONIZADO POR RELOJ
LATCH DE COMPUERTAS NAND

Salida Normal

Cuando Q = ‘1’ se dice que el Latch está

ESTABLECIDO

Cuando Q = ‘0’ se dice que el Latch está

REESTABLECIDO
LATCH DE COMPUERTAS NAND

1
LATCH DE COMPUERTAS NAND

1 0

1
1
LATCH DE COMPUERTAS NAND

1 0
REALIZANDO LAS OPERACIONES
LÓGICAS EN LAS COMPUERTAS
NAND 1 Y NAND 2
0
LA SALIDA NORMAL DEL LATCH
1 SE MANTIENE EN SU ESTADO
1
ANTERIOR Q(n-1) CUANDO EN SU
ENTRADA SET Y RESET SON 1
LATCH DE COMPUERTAS NAND

1 0

1
1
LATCH DE COMPUERTAS NAND

1 0

1
1
LATCH DE COMPUERTAS NAND

1 1

1
1
LATCH DE COMPUERTAS NAND

1 1

1
1
LATCH DE COMPUERTAS NAND

0
1
LATCH DE COMPUERTAS NAND

0 1

0
1
LATCH DE COMPUERTAS NAND

0
REALIZANDO LAS OPERACIONES
LÓGICAS EN LAS COMPUERTAS
0 1 NAND 1 Y NAND 2

LA SALIDA NORMAL DEL LATCH

SE ESTABLECIÓ, ES DECIR QUE Q TOMA EL
1 VALOR DE 1 LÓGICO

0
1
LATCH DE COMPUERTAS NAND

0 1

0
0
LATCH DE COMPUERTAS NAND

0 1

0
0
LATCH DE COMPUERTAS NAND

1
0
LATCH DE COMPUERTAS NAND

1 1

1
0
LATCH DE COMPUERTAS NAND

1 0

1
0
LATCH DE COMPUERTAS NAND

1 0

1
0
LATCH DE COMPUERTAS NAND

REALIZANDO LAS OPERACIONES

1
LÓGICAS EN LAS COMPUERTAS
NAND 1 Y NAND 2
1 0
LA SALIDA NORMAL DEL LATCH
SE RESTABLECE, ES DECIR QUE Q
TOMA EL VALOR DE O LÓGICO
0

1
0
LATCH DE COMPUERTAS NAND
Un pulso negativo en la entrada SET y manteniendo RESET en 1
lógico, se ESTABLECE la salida normal del LATCH RS

Un pulso negativo en la entrada RESET y manteniendo SET en 1

lógico se RESTABLECE la salida normal del LATCH RS

Si SET = RESET = 1 lógico se mantendrá un estado de reposo.

Manteniendo el estado anterior del LATCH
LATCH DE COMPUERTAS NAND
LATCH DE COMPUERTAS NOR
LATCH DE COMPUERTAS NOR

Un pulso positivo en la entrada SET y manteniendo RESET

en 0 lógico, se ESTABLECE la salida normal del LATCH RS

Un pulso positivo en la entrada RESET y manteniendo SET

en 0 lógico se RESTABLECE la salida normal del LATCH RS

Si SET = RESET se mantendrá un estado 0 lógico se

Mantendrá un estado de reposo. Manteniendo el estado
anterior del LATCH
LATCH DE COMPUERTAS NOR
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

0
1

1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

0 0
1

0
0
1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

0 0
1

0
0
1
X
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

X 1

0 0
1

0
0
1
1
X
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

X 1

0 0
SI LA ENTRADA EN SE MANTIENE EN
1 0 LÓGICO Y SIN IMPORTAR LAS
CONDICIONES DE S Y R EL FLIP FLOP
RS MANTENDRÁ UN ESTADO DE
0
q(n-1)
0
0
1
1
X
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

0
1

1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

1 0
1

0
1
1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

1 0
1

0
1
1
1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

0 1

1 0
1

0
1
0
1
1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

0 1 Manteniendo S = 0 y R = 1 y EN = 1.

1 0
1 El Flip Flop Rs se Restablece, es
decir que la salida normal del Flip
Flop Q se mantiene en 0 lógico
1

0
1
0
1
1
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

1 0
1

0
1
1
0
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

1 0

1 0
1

0
1
1
1
0
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

1 0

1 0
1

0
1
1
1
0
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN

1 0
Manteniendo S = 1 y R = 0 y EN = 1.
1 1
0
El Flip Flop Rs se Establece, es decir
que la salida normal del Flip Flop Q se
1 mantiene en 1 lógico

1
1
1
0
0
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN
FLIP FLOP TIPO D SINCRONIZADO
POR RELOJ
• Otra modificación al Flip – Flop SR es el denominado flip-flop D.
• Elimina el estado inestable asegurando que siempre S y R son
mutuamente inversas
FLIP FLOP RS CON ENTRADA DE
HABILITACIÓN
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

0
1

0
1
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

X
0
0 1

0
0
1
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

X X
1
0
0 1

0
0 1 1
X́
 
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

X X
1
0 Manteniendo D = x y EN = 0.
0 1
El Flip Flop tipo D mantiene su estado
0
de memoria, es decir que Q = Q(n-1)
0
0 1 1
X́
 
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

1 1
0
1 1

0
1
1
0
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

1 1
0
0
1 1

0
1 1
1
0
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

1 1 Se Estableció la
0 salida normal
1
1 0 de Flip Flop , es
decir que Q =1
1
El dato a la
1 entrada se
1 1 refleja a la
0 salida
0
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

0 0
1
1 0

1
1
0
1
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

0 0
1
1
1 0

1
1 0
0
1
FLIP FLOP D CON ENTRADA DE
HABILITACIÓN

0 Se restableció la
0
1 salida normal de Flip
0 Flop , es decir que
1 1
Q =0
1
El dato a la entrada
se refleja a la salida
0
1 0
1
0
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
• La idea es convertir el Flip – Flop S – R en un Flip-Flop estable. Es
posible realizar esta modificación.
• El Flip-Flop modificado se denomina JK honor de Jack Kilby (inventor
del circuito integrado).
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN

1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN

1 0
1

1
0 1
0
FLIP FLOP J – K CON ENTRADA DE HABILITACIÓN
J=K=0

0
1 0
1

1
0 1
0
0
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN J = K = 0

0
1 1
0
1

1
0 1
0 1
0
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN J = K = 0

Para las entradas E = 1 y J = K =

0 0 entonces la salida normal del
1 1
0 Flip Flop mantiene el estado de
1
memoria.
1
0 Q(n – 1)
1
0 1
0 Comportándose igual que el
Flip Flop RS
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN J = 1,K = 0

1
1 0
1

1
0 1
0
0
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1,K = 0
1
1 0
0
1

1
0 1
0 1
0
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1,K = 0
1
0 0
1
0

1
1 0
1 1
0
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1,K = 0
Para las entradas E = 1 y J = 1
1 K = 0 entonces la salida
0 0
1 normal del Flip Flop se
0
establece.
1
1 Q=1
0
1 1
0 Comportándose igual que el
Flip Flop RS
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 0,K = 1
0
0 1
0

1
1 0
1
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 0,K = 1
0
0 1
1
0

1
1 0
1 0
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 0,K = 1
0
1 1
0
1

1
0 1
0 0
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 0, K = 1
0 Para las entradas E = 1 y J = 0 K
1 1
0 = 1 entonces la salida normal
1
del Flip Flop se Restablece.
1
0 1 Q=0
0 0
1 Comportándose igual que el
Flip Flop RS
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1, K = 1
1
1 0
1

1
0 1
0
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1, K = 1
1
1 0
0
1

1
0 1
0 1
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1, K = 1
1
0 0
1
0

1
1 0
1 1
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1, K = 1
1
0 1
0

1
1 0
1
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1, K = 1
1
0 1
1
0

1
1 0
1 0
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1, K = 1
1
1 1
0
1

1
0 1
0 0
1
FLIP FLOP J – K CON ENTRADA DE
HABILITACIÓN
J = 1, K = 1
1 Para las entradas E = 1 y J = 1 K = 1
1 1 entonces, la salida normal del Flip
0
1 Flop va a conmutar.

1
0 1 Comportándose diferente que el Flip
0 0 Flop RScon la condición S =
1
R = 1 que es un estado
invalido
FLIP – FLOPS SINCRONIZADOS POR
RELOJ R – S, TIPO D Y J – K
FLIP – FLOP J – K SINCRONIZADO POR
RELOJ

TPP = Transición de pendiente positiva

TPN = Transición de pendiente negativa

FLIP – FLOP SINCRONIZADO POR
RELOJ TIPO D
FLIP – FLOPS J – K SINCRONIZADO POR
RELOJ
FLIP – FLOP J – K SINCRONIZADOS POR RELOJ
CON ENTRADAS ASÍNCRONAS 74LS112
REGISTROS
REGISTROS
• Un registro puede estar formado por uno o
más flip-flops que se utilizan para
almacenar y desplazar datos.
ENTRADA SERIE / SALIDA SERIE
ENTRADA SERIE / SALIDA SERIE
ENTRADA PARALELO – SALIDA SERIE
ENTRADA DE DATOS SERIE – SALIDA
PARALELO
ENTRADA DE DATOS EN SERIE –
SALIDA PARALELO
ROTACIÓN DE DATOS HACIA LA
DERECHA Y HACIA LA IZQUIERDA