Lenguajes de Descripción

Hardware (HDL) Propietarios

Lenguaje de descripción de hardware HDL
• Un HDL es un lenguaje de programación especializado que se utiliza
para definir la estructura, diseño y operación de circuitos electrónicos
y electrónicos digitales. Así, estos lenguajes hacen posible una
descripción formal de un circuito electrónico, y posibilitan su análisis
automático y su simulación
• Los HDL son lenguajes de programación concurrentes son
secuenciales
AHDL
• AHDL es un lenguaje de descripción de
hardware digital (HDL) patentado de Altera Corporation para
programar sus dispositivos lógicos programables complejos (CPLD)
y matrices de puertas programables de campo (FPGA). Este lenguaje
tiene una sintaxis similar al lenguaje de programación Ada y una
operación similar a VHDL o Verilog .
•  Es compatible con la serie de compiladores Altera's Quartus y Max +.
Caracteristicas
• La máquina de estados, las tablas de verdad, las ecuaciones booleanas y las
operaciones grupales se admiten e implementan en un formato fácil de usar.
• Los archivos de texto, gráficos y formas de onda se pueden mezclar en un
diseño jerarquía.
• Constantes y prototipos de uso frecuente. incluyendo prototipos deTTL, bus
y EPLD optimizados Las macrofunciones optimizadas almacenado en
archivos de inclusión (.inc) e incorporado en cualquier texto Archivo de
diseño (.tdf).
• Los recursos del dispositivo pueden ser especificados por el usuario o
asignados automáticamente.
Secciones de archivo de diseño de texto
• (i) Declaración del título (opcional): proporciona comentarios para el
informe Archivos (.rpt) generados por el sistema.
• (ii) Declaración constante (opcional): especifica un nombre simbólico
quepuede ser sustituido por una constante.
• (iii) Declaración de prototipo de función: declara los puertos de una
macrofunción o primitiva y el orden en que esos puertos deben ser
declarado en una referencia en línea.
• (iv) Declaración de inclusión (opcional): especifica un archivo de
inclusión (.inc) que reemplaza la declaración Incluir en el TDF.
Secciones de archivo de diseño de texto
• (vi) Secciones de diseño (obligatorio / opcional): especifica el
dispositivo, la camarilla,Asignaciones de chip, pin y macrocelda, y
opciones lógicas.
• (vii) Sección de subdiseño (obligatorio): declara la entrada, salida y
Puertos bidireccionales de un diseño.
• (viii) Sección de variables (opcional): declara variables que
representan y mantener información interna.
• (ix) Sección lógica (obligatorio): define las operaciones lógicas de
diseño.
Sintaxis AHDL

• !Los identificadores y las palabras clave no distinguen entre

mayúsculas y minúsculas(a diferencia de C / C ++)
• El espacio en blanco no es significativo
• Las declaraciones terminan con un punto y coma (;)
• Poner comentarios entre signos de porcentaje (%)
Ejemplo
Sintaxis AHDL
Sección de Variables
• Declara nodos internos nombrados
• Declara instancias de primitivas y macrofunciones
• Debe seguir la sección de subdiseño
• Puertos
Los puertos son variables conectadas a entradas y salidas de primitivas
o macro funciones
Grupos
• Se pueden declarar nombres simbólicos y puertos del mismo tipo y Se utiliza como grupo en
expresiones booleanas y ecuaciones.
• El grupo puede incluir hasta 256 miembros y se trata como una colección de bits y actuaron como una
sola unidad.

Notación
Los grupos se pueden declarar con las siguientes dos notaciones:
1. Un nombre simbólico o puerto seguido de un rango de números decimales
entre paréntesis, p. a [4..1]. Solo se permite un rango después
Un identificador de grupo.
F Una vez que se ha definido el grupo, [] es una forma abreviada de
especificando todo el rango.
2. Una lista de nombres simbólicos, puertos o números separados por comas y
entre paréntesis, p. (a B C). Los grupos con rangos pueden
también se enumerará entre paréntesis. Por ejemplo, (a, b,
c [5..1]) es un grupo legal.
NÚMEROS
Puede usar números en decimal, binario, octal y hexadecimal en
cualquier
combinación en AHDL
p.ej. números válidos de AHDL
• B "0110X1X10"
• Q "4671223"
• H "123AECF"
Ventajas y Desventajas
• Ventajas
Una ventaja de AHDL es que todas las construcciones de lenguaje son
sintetizables. 
AHDL es para Verilog tanto como el lenguaje ensamblador es para un
lenguaje de programación de nivel superior
• Desventajas
Una desventaja de AHDL es que es propietario.
En AHDL, tiene más control pero menos soporte de alto nivel.
CUPL (Compiler Universal for
Programmable Logic)
• Un lenguaje propietario de dispositivos lógicos, Inc.
• Es un lenguaje de descripción y simulación. Por medio de este se
puede describir el funcionamiento de un circuito lógico
(combinacional o secuencial), por medio de sus ecuaciones lógicas,
por diagramas de estados o tablas.
• Después de conocer las ecuaciones lógicas que rigen un circuito, o su
diagrama de estados, este puede llevarse a CUPL, compilarse y
obtenerse un archivo .jed, que permite por medio de un programador
y de un software, programar un dispositivo PLD, con la función que
requiera el usuario.
CUPL (Compiler Universal for
Programmable Logic)
• CUPL tiene palabras y símbolos reservados, es decir, tienen un uso
restringido dentro del programa, por ejemplo no pueden hacerse uso
del nombre del programa en ninguna variable. Para lógica
combinacional se tienen símbolos especiales que representan las
funciones lógicas básicas not, and, or y xor.
COLAMO (Common Language Orientado
para la arquitectura de multi objetos)
• Un lenguaje propietario del “Centro de Investigación
neuroordenadores superordenadores y” Co Ltd. un lenguaje
propietario del “Centro de Investigación neuroordenadores
superordenadores y” Co Ltd.
• El lenguaje corresponde a un conjunto de comandos lógico-
aritméticos ejecutados en varias unidades electrónicas y
controladores de memoria distribuida, interconectados de acuerdo
con la estructura de información del algoritmo de tal manera que los
cálculos se realizan con el mayor paralelismo y asincronía posibles.
REFERENCIAS
• https://www.intel.com/content/dam/www/programmable/us/en/pdf
s/literature/an/an299.pdf
• https://www.researchgate.net/publication/306182062_Simulacion_d
e_HDLs_con_Software_Libre
• http://www.pldworld.com/_hdl/4/vcs2.newcastle.edu.au/Elec372_m
aterial/Slides/hdl.pdf
• https://infogalactic.com/info/Altera_Hardware_Description_Language
• http://www.cs.kent.edu/~walker/classes/vlsi.s06/lectures/L10-11.pdf
• http://ww1.microchip.com/downloads/en/AppNotes/doc3303.pdf