Documentos de Académico
Documentos de Profesional
Documentos de Cultura
- Prototipado rápido
- Time to market corto
- Costo más bajo asociado a NRE (ingeniería no recurrente)
- Capacidad para reconfiguración en campo
- Ciclo de vida largo (reduce el riesgo de obsolescencia)
- Flexibilidad
- Posibilidad de reconfiguración del hardware sin necesidad
de cambio en la placa madre del diseño que la contiene
- Procesamiento en paralelo
- Comunicaciones
- Industria aeroespacial
- Procesamiento de imagen/video de alta resolución
- Procesamiento digital de señales
- Prototipado de ASICs
- Switches y Routers
- Amplificadores Lock-in
- Equipos médicos (Resonadores magnéticos)
- Flash:
Usa tecnología flash para el almacenamiento de la
configuración. No volatil.
- Antifuse:
Inicialmente no conducen corriente. Al configurarla se
cierran los contactos. Sólo pueden configurarse una vez.
Tecnología
USD 15.08 B
USD 11.41 B
USD 3.23 B
USD 502.25 M
USD 79.79 M
ALTERA
XILINX
Generación Spartan-3
Spartan-3: Arquitectura
Spartan-3: Arquitectura
CLBs
Spartan-3: CLB
LUTs
flip-flops
lógica de carry
Multiplexores
• MUXF5
Combina 2 LUTs para formar
cualquier función de 5 variables
• MUXF6
Combina 2 slices para formar
cualquier función de 6 variables
X4 X3 X2 X1 X0 Y
0 0 0 0 0 0
0 0 0 0 1 1
0 0 0 1 0 1
0 0 0 1 1 1 LUT
… … … … …
0 1 1 1 0 0
MUX
0 1 1 1 1 1
1 0 0 0 0 1
1 0 0 0 1 1
1 0 0 1 0 0
1 0 0 1 1 0 LUT
… … … … …
1 1 1 1 0 0
1 1 1 1 1 1
• Control Digital de Impedancia (DCI) para matchear con las líneas que
llegan a la FPGA
IOB (Spartan-3)
Matriz de interconexión
Configuración
Líneas largas
Líneas directas
Primitivas
Spartan-3: Multiplicador
Spartan-3: Multiplicador
Función
Spartan-3E: Recursos
Nota: Los valores entre paréntesis indican la cantidad de pines de sólo lectura
Xilinx
Altera
Altera
Tendencias
Flujo de diseño
Transformación de la
Diseño del circuito a descripción en un
Codificación Simulación del
implementar en la circuito en base a
en HDL código HDL
FPGA primitivas
Mapeo,
Generación Configuración
ruteo y Simulación
del bitstream de la FPGA
ubicación
Visualización de un proyecto en la
herramienta de Xilinx
Mapeo de pines
FIN