Electrónica de Comunicaciones

CONTENIDO RESUMIDO:
1- Introducción
2- Osciladores
3- Mezcladores.
4- Lazos enganchados en fase (PLL).
5- Amplificadores de pequeña señal para RF.
6- Filtros pasa-banda basados en resonadores piezoeléctricos.
7- Amplificadores de potencia para RF.
8- Demoduladores de amplitud (AM, DSB, SSB y ASK).
9- Demoduladores de ángulo (FM, FSK y PM).
10- Moduladores de amplitud (AM, DSB, SSB y ASK).
11- Moduladores de ángulo (PM, FM, FSK y PSK).
12- Tipos y estructuras de receptores de RF.
13- Tipos y estructuras de transmisores de RF.
14- Transceptores para radiocomunicaciones
ATE-UO EC 00
 4. Lazos enganchados por fase, Phase Locked
Loops (PLLs)
Conceptos previos:
• Función de transferencia de sistemas realimentados.
• Fases y frecuencias.

Función de transferencia en lazo cerrado

xs(s) G(s)
xe(s) xer(s) G(s) xs(s) =
xe(s) 1 + G(s)·H(s)
Entrada - Planta Salida

xr(s) H(s) xe y xs pueden ser

Red de magnitudes de distinto tipo
realimentación

ATE-UO EC PLL01
 Casos particulares con realimentación negativa
1 + G(s)·H(s)  > 1
xe(s) xer(s) G(s) xs(s) Alta ganancia de lazo 
Entrada - Planta Salida G(s)·H(s) >> 1 
xr(s) xs(s)/xe(s) = 1/H(s)
H(s)
xs(s) G(s) Red de
= realimentación
La red de realimentación determina
xe(s) 1 + G(s)·H(s)
la función de transferencia

xe(s) xer(s) G(s) xs(s)

- Planta Con H(s)=1 y G(s) >> 1 
xs(s)/xe(s) = 1  xs(s) = xe(s)
xr(s) = xs(s)

¡Ojo!: xs(s) y xe(s) no tienen por qué ser tensiones

o corrientes; podrían ser, por ejemplo fases.
ATE-UO EC PLL02
 Fases y frecuencias (I)

Señal de banda estrecha: v1(t) = a(t)·cos(F(t))

v1(t)

Con amplitud constante: v1(t) = A·cos(F(t))

v1(t)

F(t) es la fase absoluta

ATE-UO EC PLL03
v1(t)
Fases y frecuencias (II)

v1(t) = A·cos(F(t))
t
F(t) = wct + fr(t)
F(t)
fr(t1) • wc es una frecuencia
constante cualquiera

wct1 • fr(t) es la fase relativa a

la elección de wc
t
t1 Ahora buscamos una wc a la
que fr(t) esté acotada:
F(t)
f0(t1) F(t) = wct + fr(t) =
fr(t1)
= w0t + f0(t)
w0t1 Así obtenemos w0 y f0(t).
wct1
t w0 es la frecuencia media
t1 ATE-UO EC PLL04
 Fases y frecuencias (III)
Resumen:
F(t) = wct + fr(t) = w0t + f0(t)
(w0 es la frecuencia media si f0(t) está acotada)

Otra forma de expresar la fase relativa:

fr(t) = (w0- wc)·t + f0(t) = Dw·t + f0(t)

Frecuencia instantánea y frecuencia relativa:

d(F(t))/dt = w(t) = wc + d(fr(t))/dt = wc + wr(t)
w(t) es la frecuencia instantánea, wc es una frecuencia
cualquiera, y wr(t) es la frecuencia relativa a wc.
¡Ojo!: todas ellas son frecuencias angulares (en rad/s).
Para pasar a frecuencias “en Hercios” hay que dividir por 2p.

ATE-UO EC PLL05
 Estructura básica de un PLL (I)

ve = Vesen(Fe) vosc = Voscsen(Fosc)

ve
vosc
Entrada V = k(DF)
Salida

Detector de fases:
entrega una tensión
Filtro pasa-bajos: Oscilador
Necesario para filtrar
proporcional a la controlado por
la salida del detector
diferencia de fases tensión (VCO):
de fases
la frecuencia de la
señal de salida
depende de una
tensión de control

ATE-UO EC PLL06
 Estructura básica de un PLL (II)
ve = Vesen(Fe)
vosc = Voscsen(Fosc)
ve
vosc
Entrada V = k(DF)
Salida

Muy importante: como lo que se comparan son las fases de

las señales de salida y entrada y como la ganancia de la red de
realimentación es 1, el sistema tenderá a anular la diferencia de
fases entre estas señales. Los niveles de tensión de ambas no
serán similares.

vosc En fase

ve

DF ATE-UO EC PLL07
 Diagrama de bloques de un PLL (I)
Estudiamos los PLLs aplicando la teoría de sistemas.
Vesen(Fe)
Voscsen(Fosc)
V = k(DF)

Detector de fases:

Fe Filtro Fosc
Conv.
F/V pasa- VCO
- bajos
Fosc

Hay que localizar un punto de equilibrio para linealizar el

funcionamiento del sistema. La clave está en el VCO.
ATE-UO EC PLL08
 Diagrama de bloques de un PLL (II)
VCO controlado por una tensión vc que puede tomar valores
positivos y negativos.
+
G D
RG S CS
Ojo: en este L2 C3
caso KV > 0 RC2 +
LCH vosc
C1
C21 -
+ RC1 R1
vc C22
-
fosc = fosc0 + KV·vc (linealizando
el comportamiento del varicap)

Por tanto: wosc = wosc0 + 2p·KV·vc

ATE-UO EC PLL09
 Diagrama de bloques de un PLL (III)
t
Como: wosc = wosc0 + 2p·KV·vc  Fosc = wosc0·t + 2p·KV· vc·dt
0 
Ahora referimos la fase absoluta Fosc a la frecuencia wosc0:
Fosc = wosc0·t + fosc(vc)
t


Siendo fosc(vc) = 2p·KV· vc·dt la fase relativa
0
Hacemos lo mismo (referir a la frecuencia wosc0) la fase absoluta Fe:
Fe = wosc0·t + fe

Diagrama de bloques relativo a wosc0

fe- fosc
fe vDF Filtro vc fosc
Conv.
F/V
pasa- VCO
- bajos

ATE-UO EC PLL10
 Diagrama de bloques de un PLL (IV)
Ecuaciones: fe vDF Filtro
vc fosc
t Conv.
VCO


pasa-
- F/V
bajos

VCO: fosc(vc) = 2p·KV· vc·dt

0
Filtro pasa-bajos vc = F(vDF)

Convertidor F/V: vDF = KDF·(Fe – Fosc) = KDF·(fe – fosc)

Tomamos transformadas de Laplace y calculamos las funciones de

transferencia:
VCO: fosc(s)/vc(s) = 2p·KV/s
Filtro pasa-bajos vc(s)/vDF(s) = F(s)
Convertidor F/V: vDF(s)/Df(s) = KDF
Restador de fases: Df(s) = fe(s) – fosc(s)
ATE-UO EC PLL11
 Diagrama de bloques de un PLL (V)

fe(s) Df(s) vDF(s) vc(s) fosc(s)

KDF F(s) 2p·KV/s
-
Conv. F/V Filtro pasa-bajos VCO

Funciones de transferencia (I)

2p·KV·KDF·F(s)/ 2p·KV·KDF·F(s
Tfo-fe(s) = fosc(s)/fe(s) = =
1s+ s + 2p·K) ·K ·F(s)
V DF
2p·KV·KDF·F(s)/s s
TDf-fe (s) = Df(s)/fe(s) = 1- Tfo-fe(s) =
s + 2p·KV·KDF·F(s)
Tfo-Df(s) = fosc(s)/Df(s) = 2p·KV·KDF·F(s)/s

ATE-UO EC PLL12
 Funciones de transferencia (II)

fe(s) Df(s) fosc(s) Tfo-Df(s) = 2p·KV·KDF·F(s)/s

Tfo-Df(s)
- Tfo-Df(s)
Tfo-fe(s) =
1 + Tfo-Df(s)

vc(s) fe(s) vc(s)

fe(s) fosc(s) -
KDF·F(s)
KDF F(s) 2p·KV/s
-
VCO
2p·KV/s
VCO

KDF·F(s) KDF·s·F(s)
Tvc-fe(s) = vc(s)/fe(s) = =
1+ s + 2p·KV·KDF·F(s)
2p·KV·KDF·F(s)/s ATE-UO EC PLL13
 Funciones de transferencia (III)

fe(s) Df(s) fosc(s)

Tfo-Df(s)
- s
TDf-fe (s) =
s + 2p·KV·KDF·F(s)

Condición para que fosc(s) siga a un escalón de fe(s) en régimen

permanente: que Df(s) se anule en régimen permanente

Escalón en fe(s): fe(s) = fe1/s

Entonces: Df(s) = TDf-fe (s)·fe(s) = TDf-fe (s)· fe1/s 
fe1
Df(s) =
s + 2p·KV·KDF·F(s)
Teorema del Valor Final:
fe1·s
lim Df(t) = lim s·Df(s) =
t s0 s + 2p·KV·KDF·F(s)
ATE-UO EC PLL14
 Funciones de transferencia (IV)
fe(s) Df(s) fosc(s) fe1·s
Tfo-Df(s) lim s·Df(s) =
- s0 s + 2p·KV·KDF·F(s)

Para que lim Df(t)  0  F(s)  s ·F’(s)

t

Es decir, F(s) no puede tener un cero en cero.

Por ejemplo: F(s) = 1/(1+ R·C·s) vale como filtro.

R F(s)

Entrada C Salida

ATE-UO EC PLL15
 Funciones de transferencia (V)
R F(s)
Tfo-fe(s)
C
fe(s) fosc(s) Entrada Salida

Tfo-Df(s)
- 2p·KV·KDF·F(s
Tfo-fe(s) =
s + 2p·K )·K ·F(s) V DF

Ejemplo: Kv = 105 Hz/V R·C = 10-6/p s KDF = 1-100 V/rad

20
KDF = 100 F(wj)
Tfo-fe(wj)

Diagrama -20
de Bode -40 KDF = 1 10

-60
103 104 105 106 107
ATE-UO EC PLL16 f [Hz]
 Funciones de transferencia (VI)

Fe Fosc Aplicamos los conceptos de frecuencia

PLL instantánea y frecuencia relativa a Fe y a
Fosc :
d(Fe(t))/dt = We(t) = wosc0 + we(t)
fe(s) fosc(s) d(Fosc(t))/dt = Wosc(t) = wosc0 + wosc(t)
PLL
Tfo-fe(s) siendo:
we(t) = d(fe(t))/dt
wosc(t) = d(fosc(t))/dt

Tomamos transformadas de Laplace:

we(s) = s·fe(s) we(s) wosc(s)
PLL
wosc(s) = s·fosc(s) Tfo-fe(s)
Por tanto:
Tfo-fe(s) = fosc(s)/fe(s) = wosc(s)/we(s)
ATE-UO EC PLL17
 Respuesta temporal ante un escalón en We(t) (I)

We Wosc
wosc0 we1 wosc0
t
t
We(t) Wosc(t)
Fe PLL Fosc

t t

we(s) wosc(s)
PLL
Tfo-fe(s)

we(s) = we1/s
2p·KV·KDF·F(s
wosc(s) = Tfo-fe(s)·we(s) = ) ·we1/s
s + 2p·K ·K ·F(s)
V DF

ATE-UO EC PLL18
 Respuesta temporal ante un escalón en We(t) (II)

we(s) wosc(s)
PLL
Tfo-fe(s) 2p·KV·KDF·F(s
wosc(s) = ) ·we1/s
s + 2p·K ·K ·F(s)
V DF
Ejemplo anterior:
wosc(t)
KDF = 100

KDF = 10
we1
F(t) KDF = 1

0 2 4 6
ATE-UO EC PLL19
t [ms]
 Respuesta temporal ante un escalón en We(t) (III)
We
We(t) Wosc(t) Wosc
wosc0 we1 wosc0
t PLL
t

Resumen de la respuesta ante un escalón en la frecuencia de

entrada:
• Con una simple red RC como filtro, la frecuencia de la señal de
salida en régimen permanente es la misma que la de entrada.
• La rapidez en la respuesta y la sobreoscilación depende del
producto KV·KDF.

¿Qué pasa con la fase de la señal de salida del oscilador

ante un escalón en la frecuencia de entrada?
Fosc
Fe

t
We(t)
PLL
Wosc(t)
t
?
ATE-UO EC PLL20
 Respuesta temporal ante un escalón en We(t) (IV)

fe(s) Df(s) fosc(s)

Tfo-Df(s) Como: we(s) = we1/s
-
entonces: fe(s) = we(s)/s = we1/s2

Aplicando el Teorema del Valor Final:

lim Df(t) = lim s·Df(s) = lim s·TDf-fe (s)·fe(s) 

t s0 s0
we1 we1
lim Df(t) = lim =
t s  0 s + 2p·KV·KDF·F(s) 2p·KV·KDF·F(0)

Luego si queremos que lim Df(t) = 0, entonces KV·KDF·F(0) 

t
Es decir, hace falta un elemento con ganancia infinita en continua
(por ejemplo, en el filtro).

ATE-UO EC PLL21
 Conceptos de Orden y de Tipo de un PLL

Tfo-fe(s) = fosc(s)/fe(s)

fe(s) Df(s) fosc(s)

Tfo-Df(s) Tfo-Df(s) = fosc(s)/Df(s) =
- = 2p·KV·KDF·F(s)/s

Tfo-Df(s)
Tfo-fe(s) =
1 + Tfo-Df(s)

Orden: Número de polos de Tfo-fe(s)

Tipo: Número de polos en s = 0 de Tfo-Df(s)

ATE-UO EC PLL22
Ejemplo de la determinación del Orden y de Tipo de un PLL
Ejemplo:
Red RC como filtro: F(s) = 1/(1+ R·C·s)

2p·KV·KDF·F(s 2p·KV·KDF
Tfo-fe(s) = ) =
s + 2p·KV·KDF·F(s) R·C·s2 + s + 2p·KV·KDF

Orden 2 (2 polos)
2p·KV·KDF
Tfo-Df(s) = 2p·KV·KDF·F(s)/s =
s·(1+ R·C·s)

Tipo 1 (1 polo en s = 0)

Como siempre la función de transferencia del integrador

tiene un polo en cero, el Tipo mínimo posible es 1.
ATE-UO EC PLL23
 Relación entre el Orden y de Tipo de un PLL
fe(s) Df(s) fosc(s)
Tfo-Df(s)
La función Tfo-Df(s) se puede escribir como: -

Tfo-Df(s) = PN(s)/PD(s) = PN(s)/(sn·P’D(s))

siendo PN(s) y PD(s) los polinomios del numerador

y del denominador y P’D(s) la parte del polinomio
del denominador sin ceros en cero. Por tanto:

Tfo-Df(s) PN(s)/(sn·P’D(s)) PN(s)

Tfo-fe(s) = = =
1 + Tfo-Df(s) 1 sn·P’D(s) + PN(s)
+PN(s)/(sn·P’D(s))
Luego el Orden (número de polos de Tfo-fe(s)) ha de ser mayor o
igual que Tipo (número de polos en s = 0 de Tfo-Df(s), es decir, n.

ATE-UO EC PLL24
 PLL de Orden 1 y de Tipo 1 (I)
Filtro: El filtro es un amplificador de ancho de banda infinito
(no es, por tanto, un filtro)  F(s) = F1
ve
vosc
V = k(DF) F1

2p·KV·KDF·F1 1 Sistema de
Tfo-fe(s) = =
s + 2p·KV·KDF·F1 t·s +1 primer orden

Siendo: t = 1/(2p·KV·KDF·F1)
Escalón en la frecuencia de entrada: we(s) = we1/s
 wosc(s) = we1/(s·(t·s +1))
We We(t) Wosc(t)
wosc0 we1 PLL
t
ATE-UO EC PLL25
 PLL de Orden 1 y de Tipo 1 (II)

Respuesta de la frecuencia relativa del oscilador ante un escalón

en la frecuencia de entrada: wosc(s) = we1/(s·(t·s +1)) 
wosc(t) = we1(1-e-t/t)

wosc(t)

t= 1ms
we1 t= 10ms

0 20 40 60
t [ms]
ATE-UO EC PLL26
 PLL de Orden 1 y de Tipo 1 (III)
Diferencia de fases entre las señales de entrada y salida ante escalón
en la frecuencia de entrada:
Como: we(s) = we1/s, entonces: fe(s) = we1/s2

Como: TDf-fe(s) = t·s/(t·s + 1), entonces: Df(s) = TDf-fe(s)·fe(s) 

Df(s) = t·we1/(s·(t·s +1))  Df(t) = t·we1(1-e-t/t)

Df(t)

t2·we1 t2 = 10ms
t1·we1 t1 = 1ms

0 20 40 60
ATE-UO EC PLL27 t [ms]
 PLL de Orden 1 y de Tipo 1 (IV)
Respuesta de la frecuencia relativa del oscilador ante un escalón en
la fase de entrada:
fe(s) = fe1/s 
Fe(t) Wosc(t) we(s) = s·fe(s) = fe1 
PLL wosc(s) = fe1/(t·s +1) 
Fe wosc(t) = (fe1/t)·e-t/t
t wosc(t)

t1 = 1ms

fe1/t1

fe1/t2
t2 = 10ms

0 5 7,5 10
ATE-UO EC PLL28 t [ms]
 PLL de Orden 1 y de Tipo 1 (V)
Diferencia de fases entre las señales de entrada y salida ante escalón
en la fase de entrada:
Como: fe(s) = fe1/s y TDf-fe(s) = t·s/(t·s + 1), entonces:

Df(s) = TDf-fe(s)·fe(s) = t·fe1/(t·s +1)  Df(t) = fe1·e-

t/t
Df(t)

fe1
t= 10ms
t= 1ms
0 20 40 60
t [ms]
ATE-UO EC PLL29
 PLL de Orden 1 y de Tipo 1 (VI)
Evolución de las señales ante un escalón en la fase de entrada:

Fe ve =Vesen(Fe)
PLL
t
vosc=Voscsen(Fosc)
Escalón en la
fase fe1 = p/2
vosc

ve

Df
La diferencia de fases entre las señales de entrada y salida acaba
anulándose y la frecuencia de ambas señales coincidiendo
ATE-UO EC PLL30
 PLL de Orden 1 y de Tipo 1 (VII)
Evolución de las señales ante un escalón en la frecuencia de entrada:

We ve =Vesen(Fe)
wosc0 we1 PLL
t
vosc=Voscsen(Fosc)
Escalón en la frecuencia
we1 = 0,25 wosc0

vosc
ve

Df Df()
Es necesario que exista diferencia de fases en régimen permanente
para que cambie la frecuencia de salida de tal forma que la frecuencia
de ambas señales coincidan.
ATE-UO EC PLL31
 PLL de Orden 2 y de Tipo 1 (I)
Filtro F(s) usado:
F(s) R1
F(s) = (1+s/wZ)/(1+s/wP)
Entrada Salida
R2
C
F(s) = (1+ R2·C·s)/[1+ (R1 + R2)·C·s]
tiene un polo y un cero, siendo:

wZ = 1/(R2·C) y wp = 1/[(R1+R2)·C)]

2p·KV·KDF·(1+R2·C·s)
Tfo-Df(s) = 2p·KV·KDF·F(s)/s =
s·[1+(R1+R2)·C·s]

ATE-UO EC PLL32
Tipo 1 (1 polo en s = 0)
 PLL de Orden 2 y de Tipo 1 (II)

2p·KV·KDF·(1+R2·C·s) Tfo-Df(s)
Tfo-Df(s) = Tfo-fe(s) =
s·[1+(R1+R2)·C·s] 1 + Tfo-Df(s)

2p·KV·KDF·(1+R2·C·s)
Tfo-fe(s) =
s·[1+(R1+R2)·C·s] + 2p·KV·KDF·(1+R2·C·s)

2p·KV·KDF·(1+R2·C·s)
Tfo-fe(s) =
(R1+R2)·C·s2 + (1+ 2p·KV·KDF·R2·C)·s +
2p·KV·KDF
1+R2·C·s
Tfo-fe(s) =
(R1+R2)·C 1+ 2p·KV·KDF·R2·C
2
·s + ·s +1
2p·KV·KDF 2p·KV·KDF

Orden 2 (2 polos)
ATE-UO EC PLL33
 PLL de Orden 2 y de Tipo 1 (III)
1 + R2·C·s
Tfo-fe(s) =
(R1+R2)·C 1+ 2p·KV·KDF·R2·C
·s2 + ·s +1
2p·KV·KDF 2p·KV·KDF
Reagrupando términos:
1 + s/wZ
Tfo-fe(s) =
s2/(wp·K) + s·(1+K/wZ)/K +
1
siendo: wZ = 1/(R2·C), wp = 1/[(R1+R2)·C)] y K = 2p·KV·KDF

Escalón en la frecuencia de entrada: we(s) = we1/s 

(1 + s/wZ)·we1
wosc(s) =
s·(s2/(wp·K) + s·(1+K/wZ)/K + 1)
ATE-UO EC PLL34
 PLL de Orden 2 y de Tipo 1 (IV)
Ejemplo:
K = 105-107 Hz/rad wp = 106p rad/s wZ = 5·106p rad/s

wosc(t)
R1 wZ = 5·106p rad/s
K = 107 wZ = 
Entrada R2 Salida K = 106
C
wZ   we1

R1
K = 105
Entrada C Salida

0 2 4 6
wZ =  t [ms]

Con wZ   existe más posibilidad de optimizar la respuesta dinámica.

ATE-UO EC PLL35
 PLL de Orden 2 y de Tipo 2 (I)
R2 C
Filtro F(s) usado:
R1
F(s) = wP·(1+s/wZ)/s - + VCC

+ - VCC Salida
Entrada

F(s) = [1+ (R1 + R2)·C·s]/(R1·C·s)

tiene un polo en cero y un cero, siendo:

wZ = 1/[(R1+R2)·C] y wP = 1/(R1·C)

2p·KV·KDF·[1+(R1+R2)·C·s]
Tfo-Df(s) = 2p·KV·KDF·F(s)/s =
s2·R1·C

Tipo 2 (2 polos en s = 0)
ATE-UO EC PLL36
 PLL de Orden 2 y de Tipo 2 (II)
Tfo-Df(s)
2p·KV·KDF·[1+(R1+R2)·C·s] Tfo-fe(s) =
Tfo-Df(s) = 1 + Tfo-Df(s)
s2·R1·C
2p·KV·KDF·[1+(R1+R2)·C·s]
Tfo-fe(s) =
s2·R1·C +
2p·KV·KDF·[1+(R1+R2)·C·s]
2p·KV·KDF·[1+(R1+R2)·C·s]
Tfo-fe(s) =
R1·C·s2 + 2p·KV·KDF·(R1+ R2)·C·s + 2p·KV·KDF

1 + (R1+R2)·C·s
Tfo-fe(s) =
R1·C
·s2 + (R1+ R2)·C·s + 1
2p·KV·KDF

Orden 2 (2 polos)
ATE-UO EC PLL37
 PLL de Orden 2 y de Tipo 2 (III)
1 + (R1+R2)·C·s
Tfo-fe(s) =
R1·C
·s2 + (R1+ R2)·C·s + 1
2p·KV·KDF
1 + s/wZ
Reagrupando términos: Tfo-fe(s) =
s2/(wp·K) + s/wZ +
1
siendo: wZ = 1/[(R1+R2)·C], wP = 1/(R1·C) y K = 2p·KV·KDF

1 + s/wZ Resultado
Tfo-fe(s) = anterior
s2/(wp·K) + s·(1+K/wZ)/K +
1
EL resultado es semejante al obtenido en el PLL de Orden 2 y Tipo 1
anterior. Luego se puede optimizar de igual forma la respuesta
dinámica. La ventaja es que al ser de Tipo 2 se anula la diferencia de
fases en régimen permanente ante un escalón de frecuencia.
ATE-UO EC PLL38
 PLL de Orden 2 y de Tipo 2 (IV)
Otra forma de realizar un PLL de Orden 2 y Tipo 2:
R2 C
F(s) = - [1+ R2·C·s]/(R1·C·s)  R1
F(s) = - wP·[1+ s/wZ]/s, - + VCC
Entrada
siendo: + - VCC Salida
wZ = 1/(R2·C) y wP = 1/(R1·C)

Procediendo como en el caso anterior:

1 + s/wZ
Tfo-fe(s) =
s2/(-wp·K) + s/wZ + 1

Para que salga lo mismo que en el caso anterior, K tiene que ser
negativa. Como K = 2p·KV·KDF o bien KV < 0 o KDF< 0. En
caso contrario, el PLL sería inestable, al menos que el detector de
fases cambie el signo de KDF en función de la diferencia de fases.
ATE-UO EC PLL39
 Realización física de las partes de un PLL

Vesen(Fe)
V = k(DF) Voscsen(Fosc)

Detector de fases VCO

Detectores de fases
Detectores analógicos  Detector basado en un mezclador.
Detector basado en “ puerta o exclusiva”.
Detectores digitales  Detector basado en “biestable RS
activado por flancos”.
Detector Fase-Frecuencia.
VCOs
Osciladores de onda senoidal.
Osciladores de onda cuadrada.

ATE-UO EC PLL40
 Detector de fases basado en mezclador (I)

Detector de fases

Vesen(Fe) vDF Vesen(Fe) vDF

Conv.
- F/V

Voscsen(Fosc)
Voscsen(Fosc)

vDF = Km·Vesen(Fe)·Voscsen(Fosc) = KDF·[cos(Fe - Fosc) - cos(Fe + Fosc)],

siendo KDF = Ve·Vosc·Km/2. Como: Fe = wosc0·t + fe y Fosc = wosc0·t + fosc 
vDF = KDF·[cos(fe - fosc) - cos(fe + fosc + 2·wosc0·t )]
El segundo término se elimina por filtrado y queda:
vDF = KDF·cos(fe - fosc) = KDF·sen(p/2 + fe - fosc)
Se aproxima el seno por el ángulo para valores pequeños de éste:
vDF  KDF·(p/2 + fe - fosc)
ATE-UO EC PLL41
 Detector de fases basado en mezclador (II)

Vesen(Fe) vDF vDF  KDF·(p/2 + fe - fosc)  vDF  KDF·(fe – f’osc),

siendo f’osc= fosc - p/2.
Voscsen(Fosc) Luego se comporta como se ha previsto, pero
estando f’osc retrasada 90º con relación al
comportamiento teórico, definido por fosc.

¿En qué medida senx  x?

20%
y=x
1
10% Error
y = senx

0 0%
0º 30º 60º 90º 0º 20º 40º 60º
x x

Luego se comporta bastante linealmente si: fe – f’osc < 60º, es

decir: 90º + fe - fosc < 60º
ATE-UO EC PLL42
 Detector de fases basado en mezclador (III)
Vesen(Fe) vDF
1
vDF =KDF·sen(fe-f’osc)
Voscsen(Fosc) 0

-1 vDF =KDF·(fe-f’osc)
El límite sería: fe – f’osc < 90º
-90º -60º -30º 0º 30º 60º 90º
Es decir: -90º < (fe – f’osc) < 90º fe-f’osc
Por tanto: -90º < (90º + fe – fosc) < 90º
Es decir: -180º < (fe – fosc) < 0º 50%
Error

Ojo: en caso de que se superen 0%

estos límites, cambia el signo de
KDF, lo que genera problemas de
estabilidad en Tfo-fe(s). El lazo se -50%
desenganchará. -90º -30º 0º 30º 90º
fe-f’osc
ATE-UO EC PLL43
 Detector de fases basado en mezclador (IV)
Ventajas:
• Trabaja con señales analógicas, por lo que puede operar hasta
frecuencias muy altas (el límite depende de la tecnología del
mezclador).

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:
• El valor de la constante KDF es KDF = Ve·Vosc·Km/2, es decir,
depende de la amplitud de las señales. A veces hay que
limitarlas para acotar el valor de KDF.

• La diferencia de fases máxima posible es de 180º. En este caso:

-180º < (fe – fosc) < 0º.

ATE-UO EC PLL44
 Detector de fases basado en “puerta o exclusiva” (I)

Detector de fases ve(Fe)

vDF vDF
ve(Fe) Conv.
- F/V

vosc(Fosc)
voscFosc)
ve(Fe)

t
vosc(Fosc)

t
vDF
t

ATE-UO EC PLL45
 Detector de fases basado en “puerta o exclusiva” (II)

ve(Fe)
vDF
Ojo: no es
vDF simétrica
respecto a 0º

vosc(Fosc)
0º 180º 360º fe– fosc

ve(Fe) ve(Fe) ve(Fe)

t t t
vosc(Fosc) vosc(Fosc) vosc(Fosc)

t t t

vDF vDF vDF

vDF
vDF vDF
t t t

ATE-UO EC PLL46
 Detector de fases basado en “puerta o exclusiva” (III)

vDF max 0,5·vDF max

vDF vDF fe– fosc
0º 90º 180º
0º 180º 360º -0,5·vDF max
fe– fosc
vDF
ve(Fe) ve(Fe)

t t
vosc(Fosc) vosc(Fosc) vDF

t t 0,5·vDFmax

Es simétrica
vDF = vDF respecto a 90º
vDF = vDF t t

ATE-UO EC PLL47
 Detector de fases basado en “puerta o exclusiva” (IV)
Ahora adelantamos la representación p/2.

0,5·vDF max vDF 0,5·vDF max

vDF fe– fosc fe–
0º 90º 180º -90º 0º 90º f’osc
-0,5·vDF max
-0,5·vDF max
El mismo evento que sucedía en fe– fosc ahora sucede p/2 radianes
antes, es decir, sucede en fe– fosc - p/2 = fe– (fosc + p/2). Esto es
equivalente a que suceda en fe– f’osc, siendo f’osc= fosc + p/2. Por
tanto, el desarrollo teórico seguido es válido para f’osc, estando f’osc
adelantada 90º con relación a la fase realmente existente, que es fosc.

El límite sería: -90º < (fe – f’osc) < 90º, es decir: 0º < (fe – fosc) < 180º

El valor de la constante KDF es KDF = vDF max/p

ATE-UO EC PLL48
 Detector de fases basado en “puerta o exclusiva” (V)

Ventajas:
• El circuito digital es relativamente sencillo, por lo que puede
operar hasta frecuencias bastante altas.

• El valor de la constante KDF es KDF = vDF max/p, es decir, no

depende de la amplitud de las señales.

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:
• La diferencia de fases máxima posible es de 180º. En este caso:
0º < (fe – fosc) < 180º

ATE-UO EC PLL49
 Detector de fases basado en “biestable RS
activado por flanco” (I)
¿Cómo activar un biestable RS por flanco y no por nivel?

A A
B B
A’ A’
A A
t t
tr tr
A’ A’
t t

B B
t t

Un “1” en B sólo en el Un “1” en B sólo en el

flanco de bajada de A. flanco de subida de A.
ATE-UO EC PLL50
 Detector de fases basado en “biestable RS
activado por flanco” (II)

BS
AS
Q
S Q

R
AR
BR

AS
AS Q
S Q
t
AR R
AR
t Biestable RS activado
por flanco de bajada
Q
t
ATE-UO EC PLL51
 Detector de fases basado en “biestable RS
activado por flanco” (III)

Detector de fases ve(Fe) vDF

S Q
ve(Fe) Conv.
vDF
F/V
R
-
vosc(Fosc)
vosc(Fosc)
ve(Fe)

t
vosc(Fosc)

vDF
t
ATE-UO EC PLL52
 Detector de fases basado en “biestable RS
activado por flanco” (IV)
ve(Fe) vDF
S Q
vDF Ojo: no es
R simétrica
respecto a 0º
vosc(Fosc)
0º 180º 360º fe– fosc

ve(Fe) ve(Fe) ve(Fe)

t t t
vosc(Fosc) vosc(Fosc) vosc(Fosc)

t t t

vDF vDF vDF

vDF
vDF vDF
t t t
ATE-UO EC PLL53
 Detector de fases basado en “biestable RS
ve(Fe) vDF activado por flanco” (V)
S Q

R Modificamos el nivel de tensión y

retrasamos fe – fosc p radianes.
vosc(Fosc)

vDF max
vDF 0,5·vDF max
vDF
-180º 180º
0º fe– f’osc
0º 180º 360º f – f -0,5·vDF max
e osc

Ahora es f’osc= fosc + p. Por tanto, el desarrollo teórico seguido es

válido para f’osc, estando f’osc adelantada 180º con relación a la fase
realmente existente, que es fosc.

El límite sería: -180º < (fe – f’osc) < 180º, es decir: 0º < (fe – fosc) < 360º

El valor de la constante KDF es KDF = vDF max/(2p)

ATE-UO EC PLL54
 Detector de fases basado en “biestable RS
activado por flanco” (VI)

Ventajas:
• La diferencia de fases máxima posible es de 360º. En este caso:
0º < (fe – fosc) < 360º

• El valor de la constante KDF es KDF = vDF max/(2p), es decir, no

depende de la amplitud de las señales.

Inconvenientes:
• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

ATE-UO EC PLL55
 Detector Fase-Frecuencia (I)

Idea general: Conseguir tener el equivalente a dos detectores basados

en biestables activados por flancos: uno que funcione para
diferencias de fases relativas de entre 0º y 360º y otro entre –360º y 0º.

vDF max
vDF

0º 180º 360º f – f
e osc
vDF max
vDF
-360º
-180º 0º 180º 360º f – f
e osc

-vDF max
ATE-UO EC PLL56
 Detector Fase-Frecuencia (II)
Detector de fases
ve(Fe)
ve(Fe) Conv.
vDF S Q VU

- F/V R
+ vDF

vosc(Fosc)
S Q -
R VD

vosc(Fosc)

vDF vDF max

-360º -180º
0º 180º 360º f – f
e osc

-vDF max
ATE-UO EC PLL57
 ve(Fe)
S Q VU Detector Fase-Frecuencia (III)
R
+ vDF vDF vDF max
S Q -
-360º -180º
R 0º 360º f – f
VD 180º
e osc

vosc(Fosc) -vDF max

ve(Fe) ve(Fe) ve(Fe)

t t t
vosc(Fosc) vosc(Fosc) vosc(Fosc)

t t t
vU
t vU t vU t
vD t vD t vD t
vDF vDF t vDF vDF vDF t
t vDF
ATE-UO EC PLL58
 ve(Fe)
S Q VU Detector Fase-Frecuencia (IV)
R
+ vDF
¿Cómo es uno de estos circuitos?
S Q -
R
VD
vosc(Fosc)

VU
S Q
ve(Fe)
R

R
vosc(Fosc)
VD
S Q

ATE-UO EC PLL59
ve(Fe) Detector Fase-Frecuencia (V)
S Q VU
R
+ vDF vDF vDF max
S Q -
R
VD fe– fosc
vosc(Fosc)
-360º -180º 0º 180º 360º

Una transferencia como ésta

es más deseable, ya que no
se produce cambio de signo
de KDF.

Circuito real
usado en el
PLL CD4046

ATE-UO EC PLL60
 Detector Fase-Frecuencia (VI)

Ventajas:
• La diferencia de fases máxima posible es de 720º. En este caso:
-360º < (fe – fosc) < 360º

• El valor de la constante KDF no depende de la amplitud de las

señales.

• Es el detector de fase con mejor enganche.

Inconvenientes:
• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

ATE-UO EC PLL61
 VCOs de forma de onda senoidal

Ejemplo real (obtenidos del ARRL Handbook 2001):

Disposición de los diodos varicap

para compensar el efecto de
condensador no lineal que presentan.

ATE-UO EC PLL62
 VCOs de forma de onda cuadrada
Son multivibradores astables controlados por tensión

+ VCC Vcond
RB Vramp Vcomp
b t
+
vc
vosc
+
- C t
Vcond
-
Frecuencia de oscilación:
-
f = b·(VCC-vc)/(RB·C·Vramp)
+ +
vosc
Vcomp
-

ATE-UO EC PLL63
 Parámetros característicos de los PLLs (I)
• Margen de mantenimiento estático (hold-in range): Es la
diferencia de frecuencias de entrada entre las que el lazo permanece
enganchado en las siguientes condiciones: partimos del lazo enganchado
y cambiamos la frecuencia de entrada muy lentamente.
• Margen de mantenimiento dinámico (pull-out range): Es la
diferencia de frecuencias de entrada entre las que el lazo permanece
enganchado en las siguientes condiciones: partimos del lazo enganchado
y cambiamos la frecuencia de entrada bruscamente (es, por tanto, el valor
del escalón de frecuencia de entrada que acabamos de dar).
• Margen de enganche lineal (lock-in range): Es la diferencia de
frecuencias de entrada entre las que el lazo se engancha trabajando el
detector de fases de forma lineal.
• Margen de enganche no lineal (pull-in range): Es la diferencia
de frecuencias de entrada entre las que el lazo se engancha aunque el
detector de fases llegue a trabajar de forma no lineal.
ATE-UO EC PLL64
 Parámetros característicos de los PLLs (II)

fosc0
Margen de enganche
lineal (lock-in)

Margen de mantenimiento
dinámico (pull-out)

Margen de enganche no lineal (pull-in)

Margen de mantenimiento estático (hold-in)

• Error de fase: Es la diferencia de fases de entrada y salida. Depende

del tipo de detector de fases y del filtro usados y, a veces, de la frecuencia
de oscilación.
ATE-UO EC PLL65
Ejemplo de PLL en un circuito integrado: el LM 565 (I)
Esquema de bloques

ATE-UO EC PLL66
 Ejemplo de PLL en un circuito integrado: el LM 565 (II)
Esquema interno

Celda de Gilbert Amp. Op. VCO ATE-UO EC PLL67

 Sintetizadores de frecuencia con PLLs (I)

Idea básica

Oscilador
a Xtal
ve
vosc
V = k(DF)

Filtro pasa-bajos VCO

Detector de fases

N
Divisor de
frecuencias

ATE-UO EC PLL68
 Sintetizadores de frecuencia con PLLs (II)
vXtal, fXtal
vVCO, fVCO
V = k(DF)

N
vdiv, fVCO/N
vVCO
t

vdiv t

vXtal
t

ATE-UO EC PLL69
 Sintetizadores de frecuencia con PLLs (III)
vXtal, fXtal
vVCO, fVCO
V = k(DF)

Ejemplo: N = 20
N
vdiv, fVCO/N
vVCO
t
vdiv
t

vXtal t

Cuando el PLL está enganchado, fXtal = fvco/N  fvco = fXtal·N

Luego podemos cambiar la frecuencia cambiando N.

ATE-UO EC PLL70
 Sintetizadores de frecuencia con PLLs (IV)
Sintetizador con divisor programable

fXtal fVCO=NP·fXtal
V = k(DF)

 NP

Programación del contador

• La frecuencia de salida cambia a escalones Df = fXtal.

• Problema: los contadores programables tienen frecuencias

máximas de uso no muy altas  Solución: combinar contadores
fijos y programables.
ATE-UO EC PLL71
 Sintetizadores de frecuencia con PLLs (V)
Sintetizador con divisores fijo y programable

fXtal
fVCO=NF·NP·fXtal
V = k(DF)

 NP  NF

Programación del contador

• La frecuencia de salida es fvco = NF· NP·fXtal

• La frecuencia de salida cambia a escalones Df = NF·fXtal.

• Problema: fXta acaba siendo demasiado pequeña  filtro sea de
relativamente baja frecuencia  cambios de frecuencia lentos. 
Solución: sintetizadores de doble módulo
ATE-UO EC PLL72
 Sintetizadores de frecuencia con PLLs (VI)
Sintetizadores de doble módulo
fXtal
fVCO=N·fXtal
V = k(DF)

NP

 NP (P+1)/P
(P+1)/P Reset En este caso:
fVCO=N·fXtal,
A siendo:
Reset
N = NP·P + A
A NP max  NP  NP min
y Amax  A  1
ATE-UO EC PLL73
 Sintetizadores de frecuencia con PLLs (VII)
fXtal
fVCO=N·fXtal
Estudio del sintetizador de
V = k(DF)
doble módulo (I)
NP • Necesariamente tiene que
ser NP min  Amax
NP (P+1)/P
(P+1)/P Reset
• El bloque “(P+1)/P” divide inicialmente
A por P+1 y sólo cambia a dividir por P
Reset

A cuando el bloque “A” ha contado A

pulsos a la salida del bloque “(P+1)/P”,
es decir, (P+1)·A pulsos del VCO.
• A partir de es momento, aún quedan (NP-A) pulsos a la salida del
bloque “(P+1)/P” para que se complete un ciclo de conteo, es decir,
P·(NP-A) pulsos del VCO. Por tanto, el número total de pulsos N para
completar un ciclo de conteo a la salida del bloque “N” es:
N = (P+1)·A + P·(NP-A) = NP·P + A ATE-UO EC PLL74
 Sintetizadores de frecuencia con PLLs (VIII)
fXtal
V = k(DF)
fVCO=N·fXtal Estudio del sintetizador de
doble módulo (II)
NP

(P+1)/P • Supongamos que queremos

NP
(P+1)/P Reset que varíe la generación de
A frecuencias a escalones siempre
Reset
constantes. Entonces tiene que
A cumplirse:

(NP·P + Amax) +1 = (NP + 1)·P + 1

Aumentar en 1 el valor Amax = Poner el mínimo en A (=1)

y aumentar NP en 1
• Por tanto: Amax = P. Si Amax > P, la misma frecuencia se puede
generar con dos combinaciones distintas de A y de NP. Si Amax < P,
quedan frecuencias sin generar. Por tanto, siempre Amax  P.
ATE-UO EC PLL75
 Sintetizadores de frecuencia con PLLs (IX)
fXtal
fVCO=N·fXtal
Estudio del sintetizador de
V = k(DF)
doble módulo (III)
NP • Como:

NP (P+1)/P NP max  NP  NP min,

(P+1)/P Reset
Amax  A  1,
A
Reset NP min  Amax  P y
A N = NP·P + A, entonces:
Nmin = P2 + 1

• Los escalones de frecuencia de salida son:

Df = (NP·P + A)·fXtal - (NP·P + A - 1)·fXtal = fXtal
• Valores normalizados de P son: 5, 8, 15, 20, 32, 40 y 80.
ATE-UO EC PLL76
 Ejemplos de sintetizadores de frecuencia con PLLs (I)
Sintetizador para transmisor de CB (Citizens Band) de
26,965 MHz hasta 27,405 MHz en saltos de 10 kHz (I)

1º- Con sintetizador con fXtal fVCO=NP·fXtal

V = k(DF)
divisor programable:
NP

• Como necesitamos Df = 10 kHz, supongamos que

elegimos fXtal = 10 kHz.

• Y como fVCO = NP·fXtal, entonces sería NP min = 2696,5 y

NP max = 2740,5. Pero esto no es válido porque los divisores
deben ser números enteros. Tenemos que multiplicar estos
valores por 2 (NP min = 5393 y NP max = 5481) y dividir fXtal
por 2 (fXtal = 5 kHz).
ATE-UO EC PLL77
Ejemplos de sintetizadores de frecuencia con PLLs (II)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (II)

26,965 MHz-
fXtal = 5 kHz
27,405 MHz
V = k(DF)

 NP

5393  NP  5481
• Se generan frecuencias a saltos de 5 kHz (no es un problema).
• El divisor programable es una frecuencia bastante alta (aunque
posible)
ATE-UO EC PLL78
 Ejemplos de sintetizadores de frecuencia con PLLs (III)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (III)
fXtal fVCO=NF·NP·fXtal
2º- Con sintetizador con
V = k(DF)
divisores fijo y programable:

NP  NF

• Supongamos que queremos que la frecuencia en la entrada del

divisor programable sea menor que 5 MHz. Entonces elegimos NF =
8, de tal forma que la frecuencia máxima a la entrada del divisor
programable sea 27,405/8 = 3,425625 MHz < 5 MHz. Como realmente
necesitamos Df = 5 kHz, entonces fXtal = Df/NF = 625 Hz. Los
valores de NP serán NP= fVCO/(NF·fXtal), es decir: NP min = 5393 y
NP max = 5481 (lo mismo que en el caso anterior).
ATE-UO EC PLL79
 Ejemplos de sintetizadores de frecuencia con PLLs (IV)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (IV)

fXtal = 625 Hz 26,965 MHz-

27,405 MHz
V = k(DF)

 NP NF=8

5393  NP  5481
• El divisor programable es de frecuencia más baja (más asequible).
• La frecuencia del oscilador es bastante baja, por lo que también lo
es la de corte del filtro y, por lo tanto, el lazo es lento.
ATE-UO EC PLL80
 Ejemplos de sintetizadores de frecuencia con PLLs (V)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (V)

3º- Con sintetizador de doble módulo : fXtal fVCO=N·fXtal

V = k(DF)
• Mantenemos en 5 MHz la máxima
frecuencia en la entrada del divisor
programable. Elegimos P = 8. Como NP (P+1)/P
(P+1)/P Reset
necesitamos Df = 5 kHz, entonces
A
fXtal = 5 kHz. Elegimos Amax = P. Reset

Los valores máximo y mínimo de N

son los mismos que los calculados
antes para NP:
Nmin = 5393 y Nmax = 5481

Por tanto: Nmin = 5393 = NP min·8 + 1  NP min = 674

ATE-UO EC PLL81
 Ejemplos de sintetizadores de frecuencia con PLLs (VI)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VI)

Y también:
Nmax = 5481 = NP max·8 + A
Ahora hay que ver qué par de valores enteros de NP max y A
cumplen la ecuación anterior:

A 1 2 3 4 5 6 7 8
NP max 685 684,875 684,475 684,625 684,500 684,375 684,250 684,125

Luego: NP max = 685

Resumen:
A 26,965 MHz  NP = 674 y A = 1
A 27,405 MHz  NP = 685 y A = 1
ATE-UO EC PLL82
Ejemplos de sintetizadores de frecuencia con PLLs (VII)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VII)

26,965 MHz  NP=674 y A=1

fXtal = 5 kHz
27,405 MHz  NP=685 y A=1
V = k(DF)

674NP685

 NP 9/8
(P+1)/P Reset

A
Reset

1A8
ATE-UO EC PLL83
Sintetizadores de frecuencia con PLLs y con mezclador (I)
En caso de necesitar sintetizar frecuencias mayores que
las de funcionamiento de los divisores de frecuencia

fXtal1
fVCO
V = k(DF)

Filtro pasa-bajos VCO

Detector de fases

 NP
Filtro
Divisor de pasa-bajos
frecuencias fXtal2
programable

Se cumple:

(fVCO - fXtal2)/NP = fXtal1  fVCO = fXtal1·NP + fXtal2

ATE-UO EC PLL84
Sintetizadores de frecuencia con PLLs y con mezclador (II)
fXtal1 fVCO1
V = k(DF)
VCO

NP1

fXtal2
V = k(DF)
fVCO2
VCO
NP2
Se cumple:

(fVCO1 – fVCO2)/NP1 = fXtal1 y fVCO2/NP2 = fXtal2 

fVCO1 = fXtal1·NP1 + fXtal2·NP2
ATE-UO EC PLL85
 Otros sistemas de generación precisa de señales de
alta frecuencia sin PLLs
fXtal fsal = fXtal + fVFO

fVFO • Oscilador a cristal: de frecuencia

relativamente alta y precisa, pero constante.
• Oscilador de frecuencia variable (VFO):
VFO frecuencia menos precisa pero variable.

fXtal
fsal
Con multiplicador de fsal = 2·fXtal +
frecuencia (por 2) fVFO
fVFO
VFO
ATE-UO EC PLL86