Electrnica de Comunicaciones

CONTENIDO RESUMIDO:
1-Introduccin
2-Osciladores
3-Mezcladores.
4- Lazos enganchados en fase (PLL).
5-AmplificadoresdepequeasealparaRF.
6-Filtrospasa-bandabasadosenresonadorespiezoelctricos.
7-AmplificadoresdepotenciaparaRF.
8-Demoduladoresdeamplitud(AM,DSB,SSByASK).
9-Demoduladoresdengulo(FM,FSKyPM).
10-Moduladoresdeamplitud(AM,DSB,SSByASK).
11-Moduladoresdengulo(PM,FM,FSKyPSK).
12-TiposyestructurasdereceptoresdeRF.
13-TiposyestructurasdetransmisoresdeRF.
14-Transceptorespararadiocomunicaciones
ATE-UO EC 00
 4. Lazos enganchados por fase, Phase Locked
Loops (PLLs)
Conceptos previos:
Funcin de transferencia de sistemas realimentados.
Fases y frecuencias.

Funcin de transferencia en lazo cerrado

xs(s) G(s)
xe(s) xer(s) G(s) xs(s) =
xe(s) 1 + G(s)H(s)
Entrada - Planta Salida

xr(s) H(s) xe y xs pueden ser

Red de magnitudes de distinto tipo
realimentacin

ATE-UO EC PLL01
 Casos particulares con realimentacin negativa
1 + G(s)H(s) > 1
xe(s) xer(s) G(s) xs(s) Altagananciadelazo
Entrada - Planta Salida G(s)H(s) >> 1

xr(s)
xs(s)/xe(s) = 1/H(s)
H(s)
xs(s) G(s) Red de
= realimentacin
Laredderealimentacindetermina
xe(s) 1 + G(s)H(s)
lafuncindetransferencia

xe(s) xer(s) G(s) xs(s)

- Planta
ConH(s)=1yG(s) >> 1
xs(s)/xe(s) = 1 xs(s) = xe(s)
xr(s) = xs(s)

Ojo!: xs(s) y xe(s) no tienen por qu ser tensiones

o corrientes; podran ser, por ejemplo fases.
ATE-UO EC PLL02
 Fases y frecuencias (I)

Seal de banda estrecha: v1(t) = a(t)cos((t))

v1(t)

Conamplitudconstante: v1(t) = Acos((t))

v1(t)

(t) es la fase absoluta

ATE-UO EC PLL03
v1(t)
Fases y frecuencias (II)

v1(t) = Acos((t))
t
(t) = ct + r(t)
(t)
r(t1) c esunafrecuencia
constantecualquiera
ct 1 r(t) eslafaserelativaa
laeleccinde c
t
t1 Ahorabuscamosunacala
quer(t)estacotada:
(t)
0(t1) (t) = ct + r(t) =
r(t1)
= 0t + 0(t)
0t 1 Asobtenemos 0 y 0(t).
c t1
t 0 es la frecuencia media
t1 ATE-UO EC PLL04
 Fases y frecuencias (III)
Resumen:
(t) = ct + r(t) = 0t + 0(t)
( 0 es la frecuencia media si 0(t) est acotada)

Otraformadeexpresarlafaserelativa:
r(t) = ( 0- c)t + 0(t) = t + 0(t)

Frecuenciainstantneayfrecuenciarelativa:
d((t))/dt = (t) = c + d( r(t))/dt = c + r(t)
(t) es la frecuencia instantnea, c es una frecuencia
cualquiera, y r(t) es la frecuencia relativa a c.
Ojo!: todas ellas son frecuencias angulares (en rad/s).
Para pasar a frecuencias en Hercios hay que dividir por 2.

ATE-UO EC PLL05
 Estructura bsica de un PLL (I)

ve=Vesen(e) vosc=Voscsen(osc)
ve
vosc
Entrada V = k()
Salida

Detector de fases:
entrega una tensin
Filtro pasa-bajos: Oscilador
Necesario para filtrar
proporcional a la controlado por
la salida del detector
diferencia de fases tensin (VCO):
de fases
la frecuencia de la
seal de salida
depende de una
tensin de control

ATE-UO EC PLL06
 Estructura bsica de un PLL (II)
ve = Vesen( e)
vosc = Voscsen( osc)
ve
vosc
Entrada V = k()
Salida

Muy importante: como lo que se comparan son las fases de

las seales de salida y entrada y como la ganancia de la red de
realimentacin es 1, el sistema tender a anular la diferencia de
fases entre estas seales. Los niveles de tensin de ambas no
sern similares.

vosc En fase

ve

ATE-UO EC PLL07
 Diagrama de bloques de un PLL (I)
Estudiamos los PLLs aplicando la teora de sistemas.
Vesen( e)
Voscsen( osc)
V = k()

Detector de fases:

e Filtro osc
Conv.
/V pasa- VCO
- bajos
osc

Hay que localizar un punto de equilibrio para linealizar el

funcionamiento del sistema. La clave est en el VCO.
ATE-UO EC PLL08
 Diagrama de bloques de un PLL (II)
VCO controlado por una tensin vc que puede tomar valores
positivos y negativos.
+
G D
RG S CS
Ojo: en este L2 C3
caso KV > 0 RC2 +
LCH vosc
C1
C21 -
+ RC1 R1
vc C22
-
fosc = fosc0 + KVvc (linealizando el
comportamiento del varicap)

Por tanto: osc = osc0 + 2KVvc

ATE-UO EC PLL09
 Diagrama de bloques de un PLL (III)
t
Como: osc = osc0 + 2KVvc osc = osc0t + 2KV vcdt
0
Ahora referimos la fase absoluta osc a la frecuencia osc0:
osc = osc0t + osc(vc)
t

Siendo osc(vc) = 2KV vcdt la fase relativa
0
Hacemos lo mismo (referir a la frecuencia osc0) la fase absoluta e:
e = osc0t + e
Diagrama de bloques relativo a osc0
e- osc
e v Filtro vc osc
Conv.
/V
pasa- VCO
- bajos

ATE-UO EC PLL10
 Diagrama de bloques de un PLL (IV)
Ecuaciones: e v vc osc
t Conv. Filtro
pasa- VCO

- /V
bajos

VCO: osc(vc) = 2KV vcdt

0
Filtro pasa-bajos vc = F(v)

Convertidor /V: v = K( e osc) = K( e osc)

Tomamos transformadas de Laplace y calculamos las funciones de

transferencia:
VCO: osc(s)/vc(s) = 2KV/s
Filtro pasa-bajos vc(s)/v(s) = F(s)
Convertidor /V: v(s)/(s) = K
Restador de fases: (s) = e(s) osc(s)
ATE-UO EC PLL11
 Diagrama de bloques de un PLL (V)

e(s) (s) v(s) vc(s) osc(s)

K F(s) 2KV/s
-
Conv. /V Filtro pasa-bajos VCO

Funciones de transferencia (I)

2KVKF(s)/s 2KVKF(s)
To-e(s) = osc(s)/ e(s) = =
1 + 2KVKF(s)/s s + 2KVKF(s)
s
T-e(s) = (s)/ e(s)= 1- To-e(s) =
s + 2KVKF(s)
To-(s) = osc(s)/(s) = 2KVKF(s)/s

ATE-UO EC PLL12
 Funciones de transferencia (II)

e(s) (s) osc(s) To-(s) = 2KVKF(s)/s

To-(s)
- To-(s)
To-e(s) =
1 + To-(s)

vc(s) e(s) vc(s)

e(s) osc(s) -
KF(s)
K F(s) 2KV/s
-
VCO
2KV/s
VCO

KF(s) KsF(s)
Tvc-e(s) = vc(s)/ e(s) = =
1 + 2KVKF(s)/s s + 2KVKF(s)
ATE-UO EC PLL13
 Funciones de transferencia (III)

e(s) (s) osc(s)

To-(s)
- s
T-e(s) =
s + 2KVKF(s)

Condicin para que osc(s) siga a un escaln de e(s) en rgimen

permanente: que (s) se anule en rgimen permanente
Escaln en e(s): e(s) = e1/s
Entonces: (s)= T-e(s) e(s)= T-e(s) e1/s
e1
(s) =
s + 2KVKF(s)
Teorema del Valor Final:
e1s
lim (t) = lim s(s) =
t s0 s + 2KVKF(s)
ATE-UO EC PLL14
 Funciones de transferencia (IV)
e(s) (s) osc(s) e1s
To-(s) lim s(s) =
- s0 s + 2KVKF(s)

Para que lim (t) 0 F(s) s F(s)

t

Es decir, F(s) no puede tener un cero en cero.

Por ejemplo: F(s)= 1/(1+ RCs) vale como filtro.

R F(s)

Entrada C Salida

ATE-UO EC PLL15
 Funciones de transferencia (V)
R F(s)
To-e(s)
C
osc(s)
Entrada Salida
e(s)
To-(s)
- 2KVKF(s)
To-e(s) =
s + 2KVKF(s)

Ejemplo: Kv = 105 Hz/V RC = 10-6/ s K = 1-100 V/rad

20
K = 100 F(j)
0
To-e(j)

Diagrama -20
de Bode -40 10
K = 1

-60
103 104 105 106 107
ATE-UO EC PLL16 f [Hz]
 Funciones de transferencia (VI)

e osc Aplicamos los conceptos de frecuencia

PLL instantnea y frecuencia relativa a e y a
osc :
d( e(t))/dt = e(t) = osc0 + e(t)
e(s) osc(s)
PLL d( osc(t))/dt = osc(t) = osc0 + osc(t)
To-e(s) siendo:
e(t) = d( e(t))/dt
osc(t) = d( osc(t))/dt
Tomamos transformadas de Laplace:
e(s) = s e(s) e(s) osc(s)
PLL
osc(s) = s osc(s) To-e(s)
Por tanto:
To-e(s) = osc(s)/ e(s) = osc(s)/ e(s)
ATE-UO EC PLL17
 Respuesta temporal ante un escaln en e(t) (I)

e osc
osc0 e1 osc0
t t
e(t) osc(t)
e PLL osc

t t

e(s) osc(s)
PLL
To-e(s)

e(s) = e1/s
2KVKF(s)
osc(s) = To-e(s) e(s) = e1/s
s + 2KVKF(s)

ATE-UO EC PLL18
 Respuesta temporal ante un escaln en e(t) (II)

e(s) osc(s)
PLL
To-e(s) 2KVKF(s)
osc(s) = e1/s
s + 2KVKF(s)
Ejemplo anterior:
osc(t)
K = 100

K = 10
e1
F(t) K = 1

0 2 4 6
ATE-UO EC PLL19
t [s]
 Respuesta temporal ante un escaln en e(t) (III)
e
e(t) osc(t) osc
osc0 e1 osc0
t PLL
t

Resumen de la respuesta ante un escaln en la frecuencia de

entrada:
Con una simple red RC como filtro, la frecuencia de la seal de
salida en rgimen permanente es la misma que la de entrada.
La rapidez en la respuesta y la sobreoscilacin depende del
producto KVK .

Qu pasa con la fase de la seal de salida del oscilador

ante un escaln en la frecuencia de entrada?
osc
e

t
e(t)
PLL
osc(t)
t
?
ATE-UO EC PLL20
 Respuesta temporal ante un escaln en e(t) (IV)

e(s) (s) osc(s)

To-(s) Como: e(s) = e1/s
-
entonces: e(s) = e(s)/s = e1/s2

Aplicando el Teorema del Valor Final:

lim (t) = lim s(s) = lim sT-e(s) e(s)

t s0 s0
e1 e1
lim (t) = lim =
t s0 s + 2KVKF(s) 2KVKF(0)

Luego si queremos que lim (t) = 0, entonces KVKF(0)

t
Es decir, hace falta un elemento con ganancia infinita en continua
(por ejemplo, en el filtro).

ATE-UO EC PLL21
 Conceptos de Orden y de Tipo de un PLL

To-e(s) = osc(s)/ e(s)

e(s) (s) osc(s)

To-(s) To-(s) = osc(s)/(s) =
- = 2KVKF(s)/s

To-(s)
To-e(s) =
1 + To-(s)

Orden: Nmero de polos de To-e(s)

Tipo: Nmero de polos en s = 0 de To-(s)

ATE-UO EC PLL22
Ejemplo de la determinacin del Orden y de Tipo de un PLL
Ejemplo:
Red RC como filtro: F(s)= 1/(1+ RCs)

2KVKF(s) 2KVK
To-e(s) = =
s + 2KVKF(s) RCs2 + s + 2KVK
Orden 2 (2 polos)

2KVK
To-(s) = 2KVKF(s)/s =
s(1+ RCs)

Tipo 1 (1 polo en s = 0)

Como siempre la funcin de transferencia del

integrador tiene un polo en cero, el Tipo mnimo posible
es 1. ATE-UO EC PLL23
 Relacin entre el Orden y de Tipo de un PLL
e(s) (s) osc(s)
To-(s)
La funcin To-(s) se puede escribir como: -

To-(s) = PN(s)/PD(s) = PN(s)/(snPD(s))

siendo PN(s) y PD(s) los polinomios del numerador

y del denominador y PD(s) la parte del polinomio
del denominador sin ceros en cero. Por tanto:
To-(s) PN(s)/(snPD(s)) PN(s)
To-e(s) = = =
1 + To-(s) 1 +PN(s)/(s PD(s))
n snPD(s) + PN(s)

Luego el Orden (nmero de polos de To-e(s)) ha de ser mayor o

igual que Tipo (nmero de polos en s = 0 de To-(s), es decir, n.

ATE-UO EC PLL24
 PLL de Orden 1 y de Tipo 1 (I)
Filtro: El filtro es un amplificador de ancho de banda infinito
(no es, por tanto, un filtro) F(s)= F1
ve
vosc
V = k() F1

2KVKF1 1 Sistema de
To-e(s) = = primer orden
s + 2KVKF1 s +1
Siendo: = 1/(2KVKF1)
Escaln en la frecuencia de entrada: e(s) = e1/s
osc(s) = e1/(s(s +1))
e e(t) osc(t)
osc0 e1 PLL
t
ATE-UO EC PLL25
 PLL de Orden 1 y de Tipo 1 (II)

Respuesta de la frecuencia relativa del oscilador ante un escaln

en la frecuencia de entrada: osc(s) = e1/(s(s +1))
osc(t) = e1(1-e-t/)

osc(t)

= 1s
e1 = 10s

0 20 40 60
t [s]
ATE-UO EC PLL26
 PLL de Orden 1 y de Tipo 1 (III)
Diferencia de fases entre las seales de entrada y salida ante escaln
en la frecuencia de entrada:
Como: e(s) = e1/s, entonces: e(s) = e1/s2

Como: T-e(s) = s/(s + 1), entonces: (s)= T-e(s) e(s)

(s)= e1/(s(s +1)) (t) = e1(1-e-t/)

(t)

2 e1 2= 10s
1 e1 1= 1s

0 20 40 60
ATE-UO EC PLL27 t [s]
 PLL de Orden 1 y de Tipo 1 (IV)
Respuesta de la frecuencia relativa del oscilador ante un escaln en
la fase de entrada:
e(s) = e1/s
e(t) osc(t) e(s) = s e(s) = e1
PLL osc(s) = e1/(s +1)
e
osc(t) = ( e1/)e-t/
t osc(t)

1= 1s

e1/ 1

e1/ 2
2= 10s

0 5 7,5 10
ATE-UO EC PLL28 t [s]
 PLL de Orden 1 y de Tipo 1 (V)
Diferencia de fases entre las seales de entrada y salida ante escaln
en la fase de entrada:
Como: e(s) = e1/s y T-e(s) = s/(s + 1), entonces:

(s)= T-e(s) e(s) = e1/(s +1) (t) = e1e-t/

(t)

e1
= 10s
= 1s
0 20 40 60
t [s]
ATE-UO EC PLL29
 PLL de Orden 1 y de Tipo 1 (VI)
Evolucin de las seales ante un escaln en la fase de entrada:

e ve =Vesen( e)
PLL
t
vosc=Voscsen( osc)
Escaln en la
fase e1 = /2
vosc

ve

La diferencia de fases entre las seales de entrada y salida acaba
anulndose y la frecuencia de ambas seales coincidiendo
ATE-UO EC PLL30
 PLL de Orden 1 y de Tipo 1 (VII)
Evolucin de las seales ante un escaln en la frecuencia de entrada:

e ve =Vesen( e)
osc0 e1 PLL
t
vosc=Voscsen( osc)
Escaln en la frecuencia
e1 = 0,25 osc0

vosc
ve

()
Es necesario que exista diferencia de fases en rgimen permanente
para que cambie la frecuencia de salida de tal forma que la frecuencia
de ambas seales coincidan.
ATE-UO EC PLL31
 PLL de Orden 2 y de Tipo 1 (I)
Filtro F(s) usado:
F(s) R1
F(s)= (1+s/ Z)/(1+s/ P)
Entrada Salida
R2
C
F(s)= (1+ R2Cs)/[1+ (R1 + R2)Cs]
tiene un polo y un cero, siendo:

Z = 1/(R2C) y p = 1/[(R1+R2)C)]

2KVK(1+R2Cs)
To-(s) = 2KVKF(s)/s =
s[1+(R1+R2)Cs]

Tipo 1 (1 polo en s = 0)
ATE-UO EC PLL32
 PLL de Orden 2 y de Tipo 1 (II)

2KVK(1+R2Cs) To-(s)
To-(s) = To-e(s) =
s[1+(R1+R2)Cs] 1 + To-(s)

2KVK(1+R2Cs)
To-e(s) =
s[1+(R1+R2)Cs] + 2KVK(1+R2Cs)

2KVK(1+R2Cs)
To-e(s) =
(R1+R2)Cs2 + (1+ 2KVKR2C)s + 2KVK

1+R2Cs
To-e(s) =
(R1+R2)C 1+ 2KVKR2C
s +
2
s +1
2KVK 2KVK

Orden 2 (2 polos)
ATE-UO EC PLL33
 PLL de Orden 2 y de Tipo 1 (III)
1 + R2Cs
To-e(s) =
(R1+R2)C 1+ 2KVKR2C
s2 + s +1
2KVK 2KVK
Reagrupando trminos:
1 + s/ Z
To-e(s) =
s2/( pK) + s(1+K/ Z)/K + 1

siendo: Z = 1/(R2C), p = 1/[(R1+R2)C)] y K = 2KVK

Escaln en la frecuencia de entrada: e(s) = e1/s

(1 + s/ Z) e1
osc(s) =
s(s2/( pK) + s(1+K/ Z)/K + 1)
ATE-UO EC PLL34
 PLL de Orden 2 y de Tipo 1 (IV)
Ejemplo:
K = 105-107 Hz/rad p = 106 rad/s Z = 5106 rad/s

osc(t)
R1 Z = 5106 rad/s
K = 107 Z =
Entrada Salida
R2 K = 106
C
Z e1

R1
K = 105
Entrada C Salida

0 2 4 6
Z = t [s]

Con Z existe ms posibilidad de optimizar la respuesta dinmica.

ATE-UO EC PLL35
 PLL de Orden 2 y de Tipo 2 (I)
R2 C
Filtro F(s) usado:
R1
F(s)= P(1+s/ Z)/s - + VCC

+ - VCC Salida
Entrada

F(s)= [1+ (R1 + R2)Cs]/(R1Cs)

tiene un polo en cero y un cero, siendo:

Z = 1/[(R1+R2)C] y P = 1/(R1C)
2KVK[1+(R1+R2)Cs]
To-(s) = 2KVKF(s)/s =
s2R1C

Tipo 2 (2 polos en s = 0)
ATE-UO EC PLL36
 PLL de Orden 2 y de Tipo 2 (II)
To-(s)
2KVK[1+(R1+R2)Cs] To-e(s) =
To-(s) = 1 + To-(s)
s2R1C
2KVK[1+(R1+R2)Cs]
To-e(s) =
s2R1C + 2KVK[1+(R1+R2)Cs]

2KVK[1+(R1+R2)Cs]
To-e(s) =
R1Cs2 + 2KVK(R1+ R2)Cs + 2KVK

1 + (R1+R2)Cs
To-e(s) =
R1C
s2 + (R1+ R2)Cs + 1
2KVK
Orden 2 (2 polos)
ATE-UO EC PLL37
 PLL de Orden 2 y de Tipo 2 (III)
1 + (R1+R2)Cs
To-e(s) =
R1C
s2 + (R1+ R2)Cs + 1
2KVK
1 + s/ Z
Reagrupando trminos: To-e(s) =
s2/( pK) + s/ Z + 1

siendo: Z = 1/[(R1+R2)C], P = 1/(R1C) y K = 2KVK

1 + s/ Z Resultado
To-e(s) = anterior
s2/( pK) + s(1+K/ Z)/K + 1
EL resultado es semejante al obtenido en el PLL de Orden 2 y Tipo 1
anterior. Luego se puede optimizar de igual forma la respuesta
dinmica. La ventaja es que al ser de Tipo 2 se anula la diferencia de
fases en rgimen permanente ante un escaln de frecuencia.
ATE-UO EC PLL38
 PLL de Orden 2 y de Tipo 2 (IV)
Otra forma de realizar un PLL de Orden 2 y Tipo 2:
R2 C
F(s)= - [1+ R2Cs]/(R1Cs)
R1
F(s)= - P[1+ s/ Z]/s, - + VCC
Entrada
siendo: + - VCC Salida
Z = 1/(R2C) y P = 1/(R1C)

Procediendo como en el caso anterior:

1 + s/ Z
To-e(s) =
s2/(- pK) + s/ Z + 1

Para que salga lo mismo que en el caso anterior, K tiene que ser
negativa. Como K = 2KVK o bien KV < 0 o K < 0. En
caso contrario, el PLL sera inestable, al menos que el detector de
fases cambie el signo de K en funcin de la diferencia de fases.
ATE-UO EC PLL39
 Realizacin fsica de las partes de un PLL

Vesen( e)
V = k() Voscsen( osc)

Detector de fases VCO

Detectores de fases
Detectores analgicos Detector basado en un mezclador.
Detector basado en puerta o exclusiva.
Detectores digitales Detector basado en biestable RS
activado por flancos.
Detector Fase-Frecuencia.
VCOs
Osciladores de onda senoidal.
Osciladores de onda cuadrada.

ATE-UO EC PLL40
 Detector de fases basado en mezclador (I)

Detector de fases

Vesen( e) v Vesen( e) v
Conv.
/V
-
Voscsen( osc)
Voscsen( osc)

v = KmVesen( e)Voscsen( osc) = K[cos( e - osc) - cos( e + osc)],

siendo K= VeVoscKm/2. Como: e = osc0t + e y osc = osc0t + osc

v = K[cos( e - osc) - cos( e + osc + 2 osc0t )]

El segundo trmino se elimina por filtrado y queda:
v = Kcos( e - osc) = Ksen(/2 + e - osc)
Se aproxima el seno por el ngulo para valores pequeos de ste:
v K(/2 + e - osc)
ATE-UO EC PLL41
 Detector de fases basado en mezclador (II)

Vesen(e) v v K(/2 + e - osc) v K( e osc),

siendo osc= osc - /2.
Voscsen(osc) Luego se comporta como se ha previsto, pero
estando osc retrasada 90 con relacin al
comportamiento terico, definido por osc.

En qu medida senx x?
20%
y=x
1
10% Error
y = senx

0 0%
0 30 60 90 0 20 40 60
x x

Luego se comporta bastante linealmente si: e osc < 60, es

decir: 90 + e - osc < 60
ATE-UO EC PLL42
 Detector de fases basado en mezclador (III)
Vesen(e) v
1
v =Ksen( e-osc)
Voscsen(osc) 0

-1 v =K( e-osc)
El lmite sera: e osc < 90
-90 -60 -30 0 30 60 90
Es decir: -90 < ( e osc) < 90 e-osc
Por tanto: -90 < (90 + e osc) < 90

Es decir: -180 < ( e osc) < 0 50%

Error

Ojo: en caso de que se superen 0%

estos lmites, cambia el signo de
K, lo que genera problemas de
-50%
estabilidad en To-e(s). El lazo se
desenganchar. -90 -30 0 30 90
e-osc
ATE-UO EC PLL43
 Detector de fases basado en mezclador (IV)
Ventajas:
Trabaja con seales analgicas, por lo que puede operar hasta
frecuencias muy altas (el lmite depende de la tecnologa del
mezclador).

El filtro es del doble de la frecuencia de la seal generada.

Inconvenientes:
El valor de la constante Kes K= VeVoscKm/2, es decir,
depende de la amplitud de las seales. A veces hay que
limitarlas para acotar el valor de K.

La diferencia de fases mxima posible es de 180. En este caso:

-180 < ( e osc) < 0.

ATE-UO EC PLL44
 Detector de fases basado en puerta o exclusiva (I)

Detector de fases ve( e)

v v
ve( e) Conv.
/V
-
vosc( osc)
vosc osc)
ve( e)

t
vosc( osc)

t
v
t

ATE-UO EC PLL45
 Detector de fases basado en puerta o exclusiva (II)

ve(e)
v
Ojo: no es
v simtrica
respecto a 0

vosc(osc)
0 180 360 e osc

ve( e) ve( e) ve( e)

t t t
vosc( osc) vosc( osc) vosc( osc)

t t t

v v v
v
v v
t t t

ATE-UO EC PLL46
 Detector de fases basado en puerta o exclusiva (III)

v max 0,5v max

v v e osc
0 90 180
0 180 360 -0,5v max
e osc
v
ve( e) ve( e)

t t
vosc( osc) vosc( osc) v

t t 0,5vmax

Es simtrica
v = v respecto a 90
v = v t t

ATE-UO EC PLL47
 Detector de fases basado en puerta o exclusiva (IV)
Ahora adelantamos la representacin /2.

0,5v max v 0,5v max

v e osc e osc
0 90 180 -90 0 90
-0,5v max
-0,5v max
El mismo evento que suceda en e osc ahora sucede /2 radianes
antes, es decir, sucede en e osc - /2 = e ( osc + /2). Esto es
equivalente a que suceda en e osc, siendo osc= osc + /2. Por
tanto, el desarrollo terico seguido es vlido para osc, estando osc
adelantada 90 con relacin a la fase realmente existente, que es osc.

El lmite sera: -90 < ( e osc) < 90, es decir: 0 < ( e osc) < 180

El valor de la constante Kes K= v max/

ATE-UO EC PLL48
 Detector de fases basado en puerta o exclusiva (V)

Ventajas:
El circuito digital es relativamente sencillo, por lo que puede
operar hasta frecuencias bastante altas.

El valor de la constante Kes K= v max / , es decir, no

depende de la amplitud de las seales.

El filtro es del doble de la frecuencia de la seal generada.

Inconvenientes:
La diferencia de fases mxima posible es de 180. En este caso:
0 < ( e osc) < 180

ATE-UO EC PLL49
 Detector de fases basado en biestable RS
activado por flanco (I)
Cmo activar un biestable RS por flanco y no por nivel?

A A
B B
A A
A A
t t
tr tr
A A
t t

B B
t t

Un 1 en B slo en el Un 1 en B slo en el
flanco de bajada de A. flanco de subida de A.
ATE-UO EC PLL50
 Detector de fases basado en biestable RS
activado por flanco (II)
BS
AS
Q
S Q

R
AR
BR

AS
AS Q
S Q
t
AR R
AR
t Biestable RS activado
por flanco de bajada
Q
t
ATE-UO EC PLL51
 Detector de fases basado en biestable RS
activado por flanco (III)

Detector de fases ve( e) v

S Q
ve( e) Conv.
v
/V R
-
vosc( osc)
vosc( osc)
ve( e)

t
vosc( osc)

v
t
ATE-UO EC PLL52
 Detector de fases basado en biestable RS
activado por flanco (IV)
ve(e) v
S Q
v Ojo: no es
R simtrica
respecto a 0
vosc(osc)
0 180 360 e osc

ve( e) ve( e) ve( e)

t t t
vosc( osc) vosc( osc) vosc( osc)

t t t

v v v
v
v v
t t t
ATE-UO EC PLL53
 Detector de fases basado en biestable RS
ve(e) v activado por flanco (V)
S Q

R Modificamos el nivel de tensin y

retrasamos e osc radianes.
vosc(osc)

v max
v 0,5v max
v
-180 180
0 e osc
0 180 360
e osc
-0,5v max
Ahora es osc= osc + . Por tanto, el desarrollo terico seguido es
vlido para osc, estando osc adelantada 180 con relacin a la fase
realmente existente, que es osc.

El lmite sera: -180 < ( e osc) < 180, es decir: 0 < ( e osc) < 360

El valor de la constante Kes K= v max/(2)

ATE-UO EC PLL54
 Detector de fases basado en biestable RS
activado por flanco (VI)

Ventajas:
La diferencia de fases mxima posible es de 360. En este caso:
0 < ( e osc) < 360

El valor de la constante Kes K= v max /(2), es decir, no

depende de la amplitud de las seales.

Inconvenientes:
El filtro es de la frecuencia de la seal generada.

El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

ATE-UO EC PLL55
 Detector Fase-Frecuencia (I)

Idea general: Conseguir tener el equivalente a dos detectores basados

en biestables activados por flancos: uno que funcione para
diferencias de fases relativas de entre 0 y 360 y otro entre 360 y 0.

v max
v

0 180 360
e osc

v max
v
-360
-180 0 180 360
e osc

-v max
ATE-UO EC PLL56
 Detector Fase-Frecuencia (II)
Detector de fases
ve(e)
ve(e) Conv.
v S Q VU

- /V R
+ v

vosc(osc)
S Q -
R VD

vosc(osc)

v v max

-360 -180
0 180 360
e osc

-v max
ATE-UO EC PLL57
 ve(e)
S Q VU Detector Fase-Frecuencia (III)
R
+ v v v max
S Q -
-360 -180
R 0
VD 180 360
e osc

vosc(osc) -v max

ve( e) ve( e) ve( e)

t t t
vosc( osc) vosc( osc) vosc( osc)

t t t
vU
t vU t vU t
vD t vD t vD t
v v t v v v t
t v
ATE-UO EC PLL58
 ve(e)
S Q VU Detector Fase-Frecuencia (IV)
R
+ v
Cmo es uno de estos circuitos?
S Q -
R
VD
vosc(osc)

VU
S Q
ve( e)
R

R
vosc( osc)
VD
S Q

ATE-UO EC PLL59
ve(e) Detector Fase-Frecuencia (V)
S Q VU
R
+ v v v max
S Q -
R
VD e osc
vosc(osc)
-360 -180 0 180 360

Una transferencia como sta

es ms deseable, ya que no
se produce cambio de signo
de K.

Circuito real
usado en el
PLL CD4046

ATE-UO EC PLL60
 Detector Fase-Frecuencia (VI)

Ventajas:
La diferencia de fases mxima posible es de 720. En este caso:
-360 < ( e osc) < 360

El valor de la constante Kno depende de la amplitud de las

seales.

Es el detector de fase con mejor enganche.

Inconvenientes:
El filtro es de la frecuencia de la seal generada.

El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

ATE-UO EC PLL61
 VCOs de forma de onda senoidal

Ejemplo real (obtenidos del ARRL Handbook 2001):

Disposicin de los diodos varicap

para compensar el efecto de
condensador no lineal que presentan.

ATE-UO EC PLL62
 VCOs de forma de onda cuadrada
Son multivibradores astables controlados por tensin

+ VCC Vcond
RB Vramp Vcomp
t
+
vc vosc
+
- C t
Vcond
-
Frecuencia de oscilacin:
-
f = (VCC-vc)/(RBCVramp)
+ +
vosc
Vcomp
-

ATE-UO EC PLL63
 Parmetros caractersticos de los PLLs (I)
Margendemantenimientoesttico(hold-in range):Esla
diferenciadefrecuenciasdeentradaentrelasqueellazopermanece
enganchadoenlassiguientescondiciones:partimosdellazoenganchado
ycambiamoslafrecuenciadeentradamuylentamente.
Margendemantenimientodinmico(pull-out range):Esla
diferenciadefrecuenciasdeentradaentrelasqueellazopermanece
enganchadoenlassiguientescondiciones:partimosdellazoenganchado
ycambiamoslafrecuenciadeentradabruscamente(es,portanto,elvalor
delescalndefrecuenciadeentradaqueacabamosdedar).
Margendeenganchelineal(lock-in range):Esladiferenciade
frecuenciasdeentradaentrelasqueellazoseenganchatrabajandoel
detectordefasesdeformalineal.
Margendeenganchenolineal(pull-in range):Esladiferencia
defrecuenciasdeentradaentrelasqueellazoseenganchaaunqueel
detectordefasesllegueatrabajardeformanolineal.
ATE-UO EC PLL64
 Parmetros caractersticos de los PLLs (II)

fosc0
Margen de enganche
lineal (lock-in)

Margen de mantenimiento
dinmico (pull-out)

Margen de enganche no lineal (pull-in)

Margen de mantenimiento esttico (hold-in)

Errordefase:Esladiferenciadefasesdeentradaysalida.Depende
deltipodedetectordefasesydelfiltrousadosy,aveces,delafrecuencia
deoscilacin.
ATE-UO EC PLL65
Ejemplo de PLL en un circuito integrado: el LM 565 (I)
Esquema de bloques

ATE-UO EC PLL66
 Ejemplo de PLL en un circuito integrado: el LM 565 (II)
Esquema interno

Celda de Gilbert Amp. Op. VCO ATE-UO EC PLL67

 Sintetizadores de frecuencia con PLLs (I)

Idea bsica

Oscilador
a Xtal
ve
vosc
V = k()

Filtro pasa-bajos VCO

Detector de fases

N
Divisor de
frecuencias

ATE-UO EC PLL68
 Sintetizadores de frecuencia con PLLs (II)
vXtal, fXtal
vVCO, fVCO
V = k()

vdiv, fVCO/N N
vVCO
t

vdiv t

vXtal
t

ATE-UO EC PLL69
 Sintetizadores de frecuencia con PLLs (III)
vXtal, fXtal
vVCO, fVCO
V = k()

Ejemplo: N = 20
N
vdiv, fVCO/N
vVCO
t
vdiv
t

vXtal t

Cuando el PLL est enganchado, fXtal = fvco/N fvco = fXtalN

Luego podemos cambiar la frecuencia cambiando N.

ATE-UO EC PLL70
 Sintetizadores de frecuencia con PLLs (IV)
Sintetizador con divisor programable

fXtal fVCO=NPfXtal
V = k()

NP

Programacin del contador

La frecuencia de salida cambia a escalones f = fXtal.

Problema: los contadores programables tienen frecuencias
mximas de uso no muy altas Solucin: combinar contadores
fijos y programables.
ATE-UO EC PLL71
 Sintetizadores de frecuencia con PLLs (V)
Sintetizador con divisores fijo y programable

fXtal
fVCO=NFNPfXtal
V = k()

NP NF

Programacin del contador

La frecuencia de salida es fvco = NF NPfXtal
La frecuencia de salida cambia a escalones f = NFfXtal.
Problema: fXta acaba siendo demasiado pequea filtro sea de
relativamente baja frecuencia cambios de frecuencia lentos.
Solucin: sintetizadores de doble mdulo
ATE-UO EC PLL72
 Sintetizadores de frecuencia con PLLs (VI)
Sintetizadores de doble mdulo

fXtal
fVCO=NfXtal
V = k()

NP

NP (P+1)/P
(P+1)/P Reset En este caso:
fVCO=NfXtal,
A siendo:
Reset
N = NPP + A
A NP max NP NP min
y Amax A 1
ATE-UO EC PLL73
 Sintetizadores de frecuencia con PLLs (VII)
fXtal Estudio del sintetizador de
fVCO=NfXtal
V = k() doble mdulo (I)
NP Necesariamente tiene que

(P+1)/P ser NP min Amax

NP
(P+1)/P Reset
El bloque (P+1)/P divide inicialmente
A por P+1 y slo cambia a dividir por P
Reset

A cuando el bloque A ha contado A

pulsos a la salida del bloque (P+1)/P,
es decir, (P+1)A pulsos del VCO.
A partir de es momento, an quedan (NP-A) pulsos a la salida del
bloque (P+1)/P para que se complete un ciclo de conteo, es decir,
P(NP-A) pulsos del VCO. Por tanto, el nmero total de pulsos N para
completar un ciclo de conteo a la salida del bloque N es:
N = (P+1)A + P(NP-A) = NPP + A ATE-UO EC PLL74
 Sintetizadores de frecuencia con PLLs (VIII)
fXtal
V = k()
fVCO=NfXtal Estudio del sintetizador de
doble mdulo (II)
NP
Supongamos que queremos
NP (P+1)/P
(P+1)/P Reset que vare la generacin de
A frecuencias a escalones siempre
Reset
constantes. Entonces tiene que
A cumplirse:

(NPP + Amax) +1 = (NP + 1)P + 1

Aumentar en 1 el valor Amax = Poner el mnimo en A (=1)

y aumentar NP en 1
Por tanto: Amax = P. Si Amax > P, la misma frecuencia se puede
generar con dos combinaciones distintas de A y de N P. Si Amax < P,
quedan frecuencias sin generar. Por tanto, siempre Amax P.
ATE-UO EC PLL75
 Sintetizadores de frecuencia con PLLs (IX)
fXtal Estudio del sintetizador de
fVCO=NfXtal
V = k() doble mdulo (III)
NP Como:

NP (P+1)/P NP max NP NP min,

(P+1)/P Reset

Amax A 1,
A
Reset
NP min Amax P y
A
N = NPP + A, entonces:
Nmin = P2 + 1
Los escalones de frecuencia de salida son:

f = (NPP + A)fXtal - (NPP + A - 1)fXtal = fXtal

Valores normalizados de P son: 5, 8, 15, 20, 32, 40 y 80.
ATE-UO EC PLL76
 Ejemplos de sintetizadores de frecuencia con PLLs (I)
Sintetizador para transmisor de CB (Citizens Band) de
26,965 MHz hasta 27,405 MHz en saltos de 10 kHz (I)

1- Con sintetizador con fXtal fVCO=NPfXtal

V = k()
divisor programable:

NP

Como necesitamos f = 10 kHz, supongamos que

elegimos fXtal = 10 kHz.

Y como fVCO = NPfXtal, entonces sera NP min = 2696,5 y NP

max = 2740,5. Pero esto no es vlido porque los divisores
deben ser nmeros enteros. Tenemos que multiplicar estos
valores por 2 (NP min = 5393 y NP max = 5481) y dividir fXtal
por 2 (fXtal = 5 kHz). ATE-UO EC PLL77
Ejemplos de sintetizadores de frecuencia con PLLs (II)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (II)

fXtal = 5 kHz 26,965 MHz-

27,405 MHz
V = k()

NP

5393 NP 5481
Se generan frecuencias a saltos de 5 kHz (no es un problema).
El divisor programable es una frecuencia bastante alta (aunque
posible)
ATE-UO EC PLL78
 Ejemplos de sintetizadores de frecuencia con PLLs (III)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (III)
fXtal fVCO=NFNPfXtal
2- Con sintetizador con
V = k()
divisores fijo y programable:

N P NF

Supongamos que queremos que la frecuencia en la entrada del

divisor programable sea menor que 5 MHz. Entonces elegimos NF =
8, de tal forma que la frecuencia mxima a la entrada del divisor
programable sea 27,405/8 = 3,425625 MHz < 5 MHz. Como realmente
necesitamos f = 5 kHz, entonces fXtal = f/NF = 625 Hz. Los
valores de NP sern NP= fVCO/(NFfXtal), es decir: NP min = 5393 y NP
max = 5481 (lo mismo que en el caso anterior). ATE-UO EC PLL79
 Ejemplos de sintetizadores de frecuencia con PLLs (IV)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (IV)

fXtal = 625 Hz 26,965 MHz-

27,405 MHz
V = k()

NP NF=8

5393 NP 5481
El divisor programable es de frecuencia ms baja (ms asequible).
La frecuencia del oscilador es bastante baja, por lo que tambin lo
es la de corte del filtro y, por lo tanto, el lazo es lento.
ATE-UO EC PLL80
 Ejemplos de sintetizadores de frecuencia con PLLs (V)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (V)

3- Con sintetizador de doble mdulo : fXtal fVCO=NfXtal

V = k()
Mantenemos en 5 MHz la mxima
frecuencia en la entrada del divisor
programable. Elegimos P = 8. Como N P (P+1)/P
(P+1)/P Reset
necesitamos f = 5 kHz, entonces
A
fXtal = 5 kHz. Elegimos Amax = P. Los Reset

valores mximo y mnimo de N son

los mismos que los calculados antes
para NP:
Nmin = 5393 y Nmax = 5481
Por tanto: Nmin = 5393 = NP min8 + 1 NP min = 674
ATE-UO EC PLL81
 Ejemplos de sintetizadores de frecuencia con PLLs (VI)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VI)

Y tambin:
Nmax = 5481 = NP max8 + A
Ahora hay que ver qu par de valores enteros de NP max y A
cumplen la ecuacin anterior:

A 1 2 3 4 5 6 7 8
NP max 685 684,875 684,475 684,625 684,500 684,375 684,250 684,125

Luego: NP max = 685

Resumen:
A 26,965 MHz NP = 674 y A = 1
A 27,405 MHz NP = 685 y A = 1
ATE-UO EC PLL82
Ejemplos de sintetizadores de frecuencia con PLLs (VII)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VII)

26,965 MHz NP=674 y A=1

fXtal = 5 kHz
27,405 MHz NP=685 y A=1
V = k()

674NP685

NP 9/8
(P+1)/P Reset

A
Reset

1A8
ATE-UO EC PLL83
Sintetizadores de frecuencia con PLLs y con mezclador (I)
En caso de necesitar sintetizar frecuencias mayores que
las de funcionamiento de los divisores de frecuencia

fXtal1
fVCO
V = k()

Filtro pasa-bajos VCO

Detector de fases

NP
Filtro
Divisor de pasa-bajos
frecuencias fXtal2
programable

Se cumple:

(fVCO - fXtal2)/NP = fXtal1 fVCO = fXtal1NP + fXtal2

ATE-UO EC PLL84
Sintetizadores de frecuencia con PLLs y con mezclador (II)
fXtal1 fVCO1
V = k()
VCO

NP1

fXtal2
V = k()
fVCO2
VCO
NP2
Se cumple:

(fVCO1 fVCO2)/NP1 = fXtal1 y fVCO2/NP2 = fXtal2

fVCO1 = fXtal1NP1 + fXtal2NP2
ATE-UO EC PLL85
 Otros sistemas de generacin precisa de seales de
alta frecuencia sin PLLs
fXtal fsal = fXtal + fVFO

fVFO Oscilador a cristal: de frecuencia

relativamente alta y precisa, pero constante.
Oscilador de frecuencia variable (VFO):
VFO frecuencia menos precisa pero variable.

fXtal
fsal
Con multiplicador de fsal = 2fXtal + fVFO
frecuencia (por 2)
fVFO
VFO
ATE-UO EC PLL86