MEMORIAS ELECTRNICAS

CONCEPTO
Memoria Electrnica es un Sistema Digital (de naturaleza combinacional y/o secuencial) capaz
de almacenar informacin binaria organizada de forma tal que el acceso a la misma se realiza en
forma parcial. Es decir que, en un momento dado, slo se puede acceder a una porcin de la
memoria llamada: palabra. Esta palabra tiene una longitud de n bits.

ELEMENTO DE MEMORIA
Llamamos elemento de memoria (biestable), al dispositivo elemental capaz de
almacenar un bit. Existen varios
biestables que se usan en la construccin de memorias
a) Circuito candado BIPOLAR
b) Circuito candado MOSFET
c) Capacitor Cg de un transistor MOSFET
d) Resistencia implementada con junturas PN (DIODOS, transistores BIPOLARES) o canales p o n
de transistores MOSFET.
e) Fusibles
f) Capacitor con PUERTA flotante Cg de un transistor MOSFET.
El uso de estos elementos de memoria da lugar a distintos tipos de Memorias Electrnicas.

NECESIDAD DE IMPLEMENTAR
MEMORIAS

Almacenamiento de datos
Sntesis de Sistemas
Secuenciales
Sntesis de Sistemas
Combinacionales
Generacin de seales
complejas

DIAGRAMA EN BLOQUES

ESPECIFICACIN DE
LA POSICION DE LA
PALABBRA
(DIRECCIONAMIENTO)

MEMORI
A
ELECTR
NICA

SEALES
(CONTROL)

INFORMACIN
(DATOS)

MODO DE FUNCIONAMIENTO
Se indica el siguiente modo de funcionamiento, llamado ACCESO A LA MEMORIA
A. Especificar la posicin de la palabra a la que se pretende acceder (direccionamiento). Existen
tres formas de hacerlo:
1) Suministrar una DIRECCIN de m bits de forma que 2m indica la cantidad de posiciones
de la memoria
2) Acceder DIRECTAMENTE a una posicin, determinada en funcin del primer o ltimo
acceso.
3) Suministrar una informacin (DATO) a fin de acceder a otra informacin (DATO)
asociada a la ingresada, o bien verificar que la informacin suministrada est o no en
la memoria.
B. Suministrar la informacin (DATO) en caso de pretender ingresar (ESCRIBIR) en la memoria
C. Suministrar las seales de Control necesarias para ingresar (ESCRIBIR) o extraer informacin
(LEER)
La culminacin de estos tres pasos da lugar a lo que llamamos:
-. CICLO DE LECTURA
-. CICLO DE ESCRITUTA

Estos CICLOS que consisten en una secuencia de seales a fin de realizar el acceso a la
memoria, dependen de cada memoria en particular.

PARMETROS
Se definen los siguientes parmetros generales de las memorias:
- Tiempo de LECTURA (tL): Es el tiempo que transcurre desde el momento en que se da la
orden de lectura y el momento en que los datos estn disponibles en las lneas de
informacin.
- Tiempo de ESCRITURA (tE): Es el tiempo que transcurre desde el momento en que se da la
orden de escritura y el momento en que los datos estn efectivamente escritos en la
memoria mas el tiempo necesario para establecer la direccin.
- Tiempo de CICLO (tC): Es el mnimo tiempo que debe transcurrir entre dos lecturas o dos
escrituras sucesivas. El tC es mayor que tL o tE.
- Capacidad: Es la cantidad de bits que una memoria puede almacenar. Se especifica en
bits pero tambin puede
expresarse en cantidad de palabras.
- Tipo de ACCESO:
- ACCESO ALEATORIO: Cuando el tiempo de acceso (lectura o escritura) es similar para
cualquier posicin.
- ACCESO SERIE: Cuando el tiempo de acceso (lectura o escritura) depende de la
posicin.
- ACCESO ASOCIATIVO: Cuando en vez de suministrar una direccin, se suministra una
informacin (DATO) y la memoria responde con otra informacin asociada o
confirmando si tiene o no el DATO asociado.
- VOLATILIDAD: Memorias que pierden su contenido cuando dejan de alimentarse
- LECTURA DESTRUCTIVA: La informacin leda deja de estar en la memoria.
- ESCRITURA DESTRUCTIVA: Cuando se escribe se pierde informacin en la memoria.

CLASIFICACIN
ACCESO

ALEATORI
AS (RAM)
MEMORIAS
ELECTRNI
CAS

TIPO

TECNOLOGA

RAM
Esttic
as
ACTIVA
(SRAM)
S
RAM
Dinmic
as
(DRAM)
ROM

VOLATILIDA ELEMENTO DE
D
MEMORIA
BIPOLARE
Candado BIPOLAR
S
MOS
Candado MOS
VOLATIL
FPM
EDO

PASIVAS PROM
RPROM
SERIE (SAM)

ASOCIATIV
AS (CAM)

RD S-S
FIFO
LIFO
UN
CAMPO
MS
DE
UN
CAMP

EPROM
EEPROM
FLASH

Capacitor Cg

Juntura PN o canal
MOSFET
NO VOLATIL Fusible
Capacitor Cg con
puerta flotante

DINMICO
S

Capacitor Cg

VOLATIL
Candados

DIAGRAMA EN BOQUES DE UNA

MEMORIA DRAM
El refresco de toda la memoria
se consigue ejecutando una
operacin de
lectura sobre cada una de las
filas que componen la memoria.
El manejo de las memorias
DRAM integradas se complica
an ms por cuanto que, para
reducir el nmero de
sus
terminales (pines), suelen recibir
la direccin de fila y la direccin
de
columna por los mismos
terminales; una
lnea de
validacin de la direccin de fila
RAS y otra de validacin de la
direccin
de columna CAS
gestionan el almacenamiento de
dichas direcciones
en sendos
registros de direcciones en el
inicio de cada operacin de
lectura o escritura.

A7:A0

CICLOS DE UNA MEMORIA DRAM

CICLO DE
LECTURA
SECUENCI
A
0
1
2
3
4
5
6

RAS/CAS

VALOR

COMENTARIOS

RAS = CAS
RAS
RAS
RAS

1
1

CAS(WE =
1)
CAS(WE =
1)
RAS

Situacin al inicio del ciclo

Precarga de los comparadores
Almacenamiento de la direccin de fila
Lectura de toda la fila de biestables sobre el
registro de
fila
Almacenamiento de la direccin de columna

Salida del correspondiente dato (lectura)

Escritura del registro de fila sobre la fila de

biestables
RAS es la que controla realmente las filas de condensadores, lectura RAS =
(refresco)
0 y escritura RAS = 1 con memoriza la direccin de la fila sobre la que se
7
RAS
1
Fin del ciclo de operacin (nueva precarga).
acta.
CAS acta como habilitacin de salidas, presentacin de un dato con CAS = 0 o estado de alta
impedancia con CAS = 1 con memoriza la direccin de la columna.

CICLO DE
ESCRITURA
SECUENCI
A
0
1
2
3

RAS/CAS

VALOR

RAS = CAS
RAS
RAS
RAS

1
1

COMENTARIOS

Situacin al inicio del ciclo

Precarga de los comparadores
Almacenamiento de la direccin de fila
Lectura de toda la fila de biestables sobre el
registro de
fila
4
CAS(WE =
Almacenamiento de la direccin de columna y
0)
recepcin
del dato desde las lneas de entrada
5
CAS(WE = 0
Almacenamiento del dato en el
registro de
0)
fila. En esta
etapa el dato que haba sido recibido por las
lneas de
entrada en la etapa 4) es
almacenado en el registro de fila, en la
posicin que corresponda a la columna
seleccionada.
6
RAS

Escritura del registro de fila sobre la fila de

Cada operacin de lectura o de escritura produce el refresco de la
biestables
correspondiente fila de la memoria.
(escritura y refresco)
7
RAS
1
Fin del ciclo de operacin (nueva precarga).

REFRES
CO
SECUENCI
A
0
1
2
3

RAS/CAS

VALOR

RAS = CAS 1
RAS
1
RAS

RAS
0

RAS

RAS

COMENTARIOS
Situacin al inicio del ciclo
Precarga de los comparadores
Almacenamiento de la direccin de fila
Lectura de toda la fila de biestables sobre el
registro de
fila
Escritura del registro de fila sobre la fila de
biestables
(refresco)
Fin del ciclo de operacin (nueva precarga).

CONTROLADORES DE DRAM

NECESIDAD
El ciclo de lectura y de escritura de las memorias DRAM son complejos
La necesidad de producir cclicamente un refresco global de la memoria
FUNCIONES
Logran que las operaciones de lectura y escritura se ejecuten como si fueran
memorias SRAM
Aseguran que se realice el refresco de la memoria con adecuada periodicidad.
En muchas memorias dinmicas, se incluye en el propio bloque integrado el circuito de
refresco de la memoria

DRAM-FMT (fast page mode).

La velocidad de acceso a una memoria DRAM aumenta cuando se realizan operaciones en
una misma fila, es decir, cuando no se modifica la direccin de fila sino solamente la de columna:
operacin en modo de pgina.
Cuando se producen varias operaciones seguidas sobre la misma FILA, solamente es
necesario que la primera de ellas ejecute un ciclo normal de lectura o escritura; para los
siguientes accesos basta modificar la direccin de columna y conmutar la correspondiente lnea
de validacin CAS, sin necesidad de gastar tiempo en las etapas relativas a la lnea RAS. Este tipo
de bloques DRAM se denomina FPM.
Los bloques DRAM FPM de alta velocidad (y alta capacidad de memoria) suelen tener
tiempos de acceso de 70 ns
que
reducen a 40 ns cuando las siguientes operaciones se realizan sobre la misma fila. La
La se
operaciones
figura
siguiente
se refiere el ciclo de lectura los bloques
s
sobre estas
DRAM.
lectura
de
presentan
memori
el de
inconveniente
as
que
la
salida de dato es
habilitada por la lnea
CAS, de manera que
se interrumpe despus
de que dicha lnea pasa
a
valor 1 (y, en
lecturas
sucesivas,
hay intervalos de
tiempo muerto en los
cuales no hay salida
de
ningn
dato
correcto).

EDO DRAM
Para aumentar la
velocidad de trabajo
(en
relacin con la
lectura de
registros
en la misma FILA) se
ha desarrollado un
tipo de memorias en
que el dato
se
mantiene
en
las
salidas
hasta que,
como resultado
de
una nueva operacin
de
lectura,
se
presenta el dato
siguiente (es decir, el
dato
de salida se
mantiene durante el
intervalo en que CAS
= 1).
Este tipo de DRAM se denomina EDO (extended data output). De esta forma, los tiempos de
acceso para lecturas sucesivas en una misma pgina se reducen: de 60 ns en el primer acceso se
pasa a 25 ns en los siguientes.

SDRA
M
An
se
consigu
velocidad
en
es
mayore
cuando
s trata
operar
posicion
se de
de
sobre
es una
sucesivas
misma pgina;
para
ello
el
registro de direccin
de
columna se
configura en forma
de contador con
una entrada de reloj
column
que permitememori
a:
as
incrementar
dinmic
sucesiva sncronasy
as
rpidamente
la
DRAM).
Los(synchron
tiempos
de
SDRAM sucesivosous
accesos
en una misma pgina son an menores: de 40 ns en primer acceso se baja
a 8 ns en los siguientes.

MEMORIAS PROM
Los elementos de conexin son diodos o transistores con un fusible en serie. Inicialmente la
memoria presenta todas las conexiones establecidas. La programacin consiste en destruir el
fusible en aquellos lugares donde quiere almacenarse un 0. Esto se consigue direccionando la
palabra deseado e inyectando una corriente adecuada en las salidas. Se deduce que una vez
programada la memoria ya no es posible volver a hacerlo. Para la grabacin de estas memorias es
necesario disponer de equipos de grabacin especiales, disponibles comercialmente.
EJEMPLO DE MEMORIA PROM BIPOLAR

MEMORIAS RPROM
A diferencia de las anteriores pueden ser reescritas por el usuario. Se distinguen
tres tipos de RPROM
- EPROM Las celdas estn constituidas por puertas flotantes de transistores MOS. L descarga
se realiza con luz ultravioleta exponiendo la celda a la misma por varios minutos. La
reprogramacin es elctrica aplicando tensiones superiores a las de funcionamiento. La
reprogramacin es permanente hasta que vuelva a grabarse.
- EEPROM Similares a las anteriores con diferencia que el borrado es
posicin a posicin, elctrico y en algunas caso puede realizarse con
la memoria inserta en el circuito.
- FLASH Similares a la anterior solo que el borrado se realiza
simultneamente a todas la posiciones.
ELEMENTO DE MEMORIA

EPROM 2716
El M2716 es una memoria EPROM de UV 16384 bits borrables y elctricamente programable,
adecuada para aplicaciones
en las que se necesita realizar pruebas y contrapruebas en el desarrollo de un proyecto. La
memoria M2716 se presenta en un chip de 24 pines (DIL) y posee una ventana sellada y
transparente que permite al usuario para exponer el chip a la luz ultravioleta para borrar la
configuracin de bits. Un nuevo modelo se puede escribir en el dispositivo siguiendo el
procedimiento de programacin.

EEPROM AT24HC02B
El AT24HC02B proporciona una memoria de slo lectura (EEPROM) de 2048 bits elctricamente borrable y
programable organizada en 256 palabras de 8 bits. El dispositivo est optimizado para su uso en aplicaciones
donde bajo consumo de energa y operacin de bajo voltaje son esenciales. El AT24HC02B est disponible en
encapsulado de 8 pines SOIC JEDEC y SOIC 8 y se accede a travs de una interfaz en serie de dos hilos.
Adems, toda la familia est disponible en versiones de 2.5V (2.5V a 5.5V).

FLASH
SST38VF6401
El SST38VF6401 es una memoria FLASH
de acceso paralelo de 4M x16 en
tecnologa CMOS avanzada MPF de alto
rendimiento CMOS Super-Flash. El
SST38VF6401 permite escribir (Programar
o Borrar) con una fuente de alimentacin
2.7-3.6V.

MEMORIAS DE ACCESO SERIE

Son aquellas en las que el tiempo de escritura o lectura de una posicin depende de la
situacin fsica de la misma en el interior de la memoria. Para escribir o leer en una de estas
memorias es preciso pasar primero por todas las posiciones anteriores.

La informacin puede organizarse de dos formas:

a) Organizacin bit a bit
Se disponen tanto las palabras como los bits que las
conforman en serie.

La memoria posee una sola lnea de entrada de informacin y una sola de salida. Adems
posee lneas de control de lectura/escritura.

b) Organizacin posicin a posicin

Se disponen las palabras en serie pero los bits que las
conforman en paralelo.

En este caso
existen n entradas de
informacin y n
salidas
de
informacin. Las lneas
de control tambin
estn presentes.

REGISTROS DE DESPLAZAMIENTO
Son aquellas en las que la informacin se desplaza una posicin en un sentido, con cada orden de
lectura o escritura. La orden externa de desplazamiento est constituida por los impulsos de un
generador (reloj o clock).
Existen dos tipos de registros de desplazamiento: estticos y dinmicos.

REGISTROS DE DESPLAZAMIENTO ESTTICOS

Son aquellos en los que los impulsos de desplazamiento pueden anularse por tiempo indefinido sin
que la informacin almacenada se pierda. Estn constituidos por biestables sncronos activados
por flancos.

REGISTROS DE DESPLAZAMIENTO DINMICOS

Son aquellos en los que los impulsos de desplazamiento no pueden anularse porque la
informacin se perdera. El Elemento de Memoriaes la capacidad parsita de la puerta de
un transistor MOS (similar a las DRAM).

CELDA DE MEMORIA
La sencillez de estas celdas y su alta
densidad de
integracin ha permitido
construir CI de gran capacidad y bajo costo.
A fin de restaurar la informacin en
estos registros las salidas se conectan a las
entradas, de esta forma la
informacin
circula permanentemente en todo el registro
sincrnicamente a los impulsos del reloj.

LECTURA Y ESCRITURA
EN UN RD

MEMORIAS FIFO
Son memorias serie en las que la primera informacin que entra es la primera que sale
(First Input First Output).

FIFO CON UN RD ESTTICO

Las memorias FIFO pueden implementarse con registros de desplazamiento estticos y una unidad
de control. Esta ltima debe tener en cuenta las siguientes caractersticas de este tipo de
memoria.
- La lectura es destructiva, es decir que al leer, el dato ledo ya no est ms en la memoria.
- Cada operacin de lectura o escritura debe producir un desplazamiento del resto de la
memoria.
- Cuando la memoria est llena no podr escribirse, por lo tanto la Unidad de Control deber
ser capaz de generar una seal de Memoria llena.
- Generar las seales de control necesarias para que el primer dato escrito est dispon ble
para la primera lectura.
- Deber aceptar al menos tres entradas exteriores: seal de lectura/escritura, seal de inicio
de ciclo y seal de sincronismo.

APLICACIN DE UNA FIFO

Las FIFO se
velocidades
lento la va
velocidades

encuentran en CI de LSI y una de sus aplicaciones es acoplar sistemas digitales con

de procesamiento diferentes. El sistema rpido va llenando la FIFO mientras que el
vaciando. La capacidad de la memoria debe estar acorde con la diferencia de
y el tamao del bloque a transferir.

MEMORIAS LIFO
En estas memorias al ltima informacin que entra es la primera que sale
(Last Input First Output)

IMPLEMENTACIN DE
UNA LIFO
Una LIFO puede implementarse
con
un
registro
de
desplazamiento reversible, que
est formado por biestables
sncronos y
multiplexores. La
salida de la memoria es la salida
del primer biestable y la entrada
es el segundo canal del primer
multiplexor.

EXTENSIN DE LONGITUD DE PALABRA Y CAPACIDAD

Es posible aumentar la capacidad de una memoria partiendo de circuitos integrados de menor
capacidad. Esto puede lograrse aumentando la longitud de palabra o la cantidad de las mismas.
EXTENSIN DE LA LONGITUD DE PALABRA
En la fig. puede verse una memoria de N palabras de k.m bits, partiendo de un CI de N palabras de
m bits. Se observa que las lneas de direccin y de control son compartidas por todos los CI.
Las lneas de datos se amplan de m a k.m bits.