Universidad del Valle – Sede Cali

Diseño Lógico Combinacional

Julian Eduardo Narvaez Castillo- 202123055

Diseño de un Multiplicador IEEE 754 Combinacional utilizando Quartus y

VHDL

Durante el proceso de creación de un Multiplicador IEEE 754 utilizando VHDL y

Quartus, se han identificado cuatro módulos clave para lograr un desarrollo óptimo:
Signo, Exponente, Significante y Casos Especiales. Para el correcto funcionamiento
de estos módulos, se requiere la utilización de los siguientes submódulos: Sumador
de un bit, Restador de un bit, Sumador de 11 bits, Restador de 12 bits, Multiplexor 2
a 1, Multiplexor 2 a 11 y Multiplexor 2 a 12.

Dado que existen conexiones entre los puertos de salida e entrada, se han
instanciado señales temporales para permitir la interconexión entre señales
incompatibles. Además, se han utilizado señales intermedias para realizar las
compuertas lógicas y componentes necesarios que generen las salidas deseadas.

A continuación, se presentan los modelos VHDL utilizados para la creación de los

componentes y módulos mencionados:

Componentes:

- full_Adder y sumador_11
- full_Sub y restador_12
- mux 2_52min
- mux_2_1min, mux_2_11min, mux_2_12min

Módulos:

- Signo
- Exponente
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 vhdl_full_adder.vhd Project: vhdl_full_adder

Revisión: vhdl_full_adder
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 SUMADOR_11.vhd Project: SUMADOR_11

Revisión: sumador_11
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 vhdl_full_sub.vhd Project: vhdl_full_sub

Revision: vhdl_full_sub
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 restador_12.vhd Project: restador_12

Revisión: restador_12
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 mux2_1min.vhd Project: mux2_1min

Revision: mux2_1min
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 mux2_11min.vhd Project: mux2_11min

Revision: mux2_11min
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 mux2_12min.vhd Project: mux2_12min

Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 mux2_52min.vhd Project: mux2_52min

Revision:mux2_12min
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 signo_mul.vhd Project: signo_mul

Revision: signo_mul
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 mod_exp.vhd Project: mod_exp

Revision: mod_exp
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 mod_significante.vhd Project: mod_significante

Revision: mod_exp
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

13/07/2023 mod_casos_especiales.vhd Project: mod_casos_especiales

Revision: mod_casos_especiales
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

Modelos RTL obtenidos con RTL Viewer

A continuación, todos los 2 modelos RTL obtenidos durante el desarrollo del trabajo previo.
Con el fin de observar bien los circuitos, todos los componentes que están en forma de caja
verde deben ser abiertas para observar el circuito en su interior, esto se hizo dándole al
recuadro con el símbolo “+” en cada uno de los componentes.

• Modelo RTL del Módulo Signo

• Modelo RTL del Módulo Exponente

Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055
Universidad del Valle – Sede Cali
Diseño Lógico Combinacional
Julian Eduardo Narvaez Castillo- 202123055

Simulaciones

En cada una de las simulaciones realizadas se cambió el radix de todas las entradas y
salidas a “unsigned decimal”, para identificar intuitivamente los valores que se están
usando.

● MODULO SIGNO

● MÓDULO EXPONENTE