Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • UNM2021-TD1-TP6 - VHDL Parte 1

    Cargado por

    Ariel Eduardo Farias
    10 vistas5 páginas
    Este documento presenta un trabajo práctico sobre VHDL básico con 7 tareas. La primera tarea implica describir un circuito combinacional en VHDL, simularlo funcional y temporalmente, y obtener la tabla de verdad. La segunda y tercera tarea implican describir circuitos dados sus tablas de verdad o mapas de Karnaugh. La cuarta tarea implica usar una instrucción genérica. La quinta modifica la cuarta para mostrar salidas en display de 7 segmentos. La sexta describe una función de diferentes formas. La séptima implica un

    Descripción original:

    Título original

    UNM2021-TD1-TP6- VHDL Parte 1

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Denunciar este documento
    Este documento presenta un trabajo práctico sobre VHDL básico con 7 tareas. La primera tarea implica describir un circuito combinacional en VHDL, simularlo funcional y temporalmente, y obtener la tabla de verdad. La segunda y tercera tarea implican describir circuitos dados sus tablas de verdad o mapas de Karnaugh. La cuarta tarea implica usar una instrucción genérica. La quinta modifica la cuarta para mostrar salidas en display de 7 segmentos. La sexta describe una función de diferentes formas. La séptima implica un

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    10 vistas5 páginas

    UNM2021-TD1-TP6 - VHDL Parte 1

    Cargado por

    Ariel Eduardo Farias
    Este documento presenta un trabajo práctico sobre VHDL básico con 7 tareas. La primera tarea implica describir un circuito combinacional en VHDL, simularlo funcional y temporalmente, y obtener la tabla de verdad. La segunda y tercera tarea implican describir circuitos dados sus tablas de verdad o mapas de Karnaugh. La cuarta tarea implica usar una instrucción genérica. La quinta modifica la cuarta para mostrar salidas en display de 7 segmentos. La sexta describe una función de diferentes formas. La séptima implica un

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    de 5

    Técnicas Digitales I

    Universidad
    TRABAJO PRÁCTICO Nro. 6 Nacional
    VHDL Básico De Moreno

    1) a) Elabore una descripción en VHDL, del siguiente circuito combinacional.


    b) Realice la simulaciones Funcional del circuito.
    c) Con ayuda de la Simulación Funcional obtenga la Tabla de Verdad del circuito.
    d) Calcule el tiempo de demora del circuito, utilizando la Simulación Temporal y suponiendo que lo
    sintetizará en una FPGA Spartan 3E.
    e) Indique el estilo de la descripción que utilizó.
    f) Dar las vistas RTL y Tecnológicas, que provee el simulador.
    g) Conclusiones de los resultados.

    2) Dada la siguiente Tabla de Verdad, realice 3 descripciones distintas en VHDL de la misma:

    D C B A

    3) Dada la siguiente función expresada en un mapa de Karnaught


    a) Dar la descripción en VHDL.
    b) Realizar la simulación funcional de la función. Realice comentarios de los resultados.
    c) Podría sintetizar la función en una FPGA Spartan 3E.

    BA
    C 00 01 11 10

    0 X X 1 1
    1 1 1 0 0

    4) a) Utilizando la Instrucción GENERIC; dar la descripción en VHDL del siguiente diagrama circuital.
    Confeccionó: Pág: 1 Año: 2021
    Ramos, Fernando
    Técnicas Digitales I
    Universidad
    TRABAJO PRÁCTICO Nro. 6 Nacional
    VHDL Básico De Moreno

    b) Dar las simulaciones Funcionales y Temporales del circuito.


    c) Dar las vistas RTL y Tecnológicas del mismo.
    d) Indicar la máxima frecuencia de operación trabajando con una Spartan 3E.

    3-0
    3-0

    3-0

    5) Modifique la descripción anterior suponiendo que A y B son números expresados en Código BCD Natural
    y la salida se muestra en uno de los display de 7 segmentos de la Placa Nexys 2. (se adjunta al final de
    TP hojas de datos de la FPGA).

    6) Dada la siguiente función :


    X = C. A + B. A + C.B. A
    Se pide; realizar en VHDL la descripción de la misma en diferentes estilos:
    a) Descripción por Flujo de Datos
    b) Descripción Algorítmica
    c) Descripción Estructural (utilizando compuertas NAND)
    d) Si simula las descripciones a; b y c que espera obtener del simulador.

    7) El circuito descripto en VHDL, es un conversor de código programable. Por su entrada A de 4 bits


    ingresa un código BCD Exceso 3 y tiene una señal M que varia su modo de trabajo. Se pide :
    a) Simular el circuito y en base a la simulación decir como funciona el circuito descripto.
    b) Implementarlo utilizando un MUX similar al del punto 4 y circuitos de MSI o lógica combinacional.
    c) Dar el tiempo de demora del mismo y la máxima frecuencia de trabajo.

    Confeccionó: Pág: 1 Año: 2021


    Ramos, Fernando
    Técnicas Digitales I
    Universidad
    TRABAJO PRÁCTICO Nro. 6 Nacional
    VHDL Básico De Moreno

    OPCIONALES:

    8- Describir en VHDL un conversor BCD Natural a 7 segmentos.

    9 -Dar la descripción de los circuitos en VHDL para el código de Hamming detallado mas abajo:
    A) Generador de bits de Paridad (Par)
    B) Generador de los Verificadores en el receptor.

    I1 I2 I3 I4 P1 P2 P3
    X X X X
    X X X X
    X X X X

    Confeccionó: Pág: 1 Año: 2021


    Ramos, Fernando
    Técnicas Digitales I
    Universidad
    TRABAJO PRÁCTICO Nro. 6 Nacional
    VHDL Básico De Moreno

    Datos Placa NEXYS 2

    Confeccionó: Pág: 1 Año: 2021


    Ramos, Fernando
    Técnicas Digitales I
    Universidad
    TRABAJO PRÁCTICO Nro. 6 Nacional
    VHDL Básico De Moreno

    Confeccionó: Pág: 1 Año: 2021


    Ramos, Fernando

    También podría gustarte