Introducción al protocolo SPMI

Los requisitos de complejidad y rendimiento de los teléfonos móviles y otros dispositivos

electrónicos portátiles aumentan a un ritmo exponencial. A medida que aumenta la demanda
de nuevas funciones de alto rendimiento y alta velocidad de datos, la administración de
energía a nivel del sistema se vuelve crítica. El uso de técnicas avanzadas de administración
de energía para reducir el consumo de energía y mejorar la duración de la batería se está
volviendo más importante que nunca.

Para minimizar el consumo de energía de los procesadores digitales en dispositivos

electrónicos portátiles, los diseñadores de circuitos integrados y sistemas ahora utilizan
técnicas avanzadas de administración de energía. Las técnicas avanzadas de hardware y
software ahora se utilizan para:

• Supervise y controle con precisión el nivel de rendimiento del procesador requerido para
una determinada carga de trabajo o aplicación.
• Controle varios voltajes de suministro en función del nivel de rendimiento El despliegue
rápido de estas técnicas avanzadas de administración de energía requiere la
estandarización de la interfaz. Esta especificación del Protocolo de interfaz de
administración de energía del sistema (Protocolo SPMI) aborda la estandarización de la
interfaz de hardware.

¿Qué es el protocolo SPMI?

El Protocolo de interfaz de administración de energía del sistema (Protocolo SPMI) es una
interfaz estándar MIPI que conecta el Controlador de energía (PC) integrado de un sistema de
procesador System-on-Chip (SoC) con uno o más sistemas de regulación de voltaje de
Circuitos integrados de administración de energía (PMIC). . El protocolo SPMI permite que los
sistemas ajusten dinámicamente los voltajes de polarización del suministro y del sustrato de
los dominios de voltaje dentro del SoC utilizando un solo bus de protocolo SPMI.

Dentro de la PC de SoC, las funciones relacionadas con el protocolo SPMI se denominan

"maestro". Dentro de PMIC, las funciones relacionadas con el protocolo SPMI se denominan
"Esclavo". Puede haber hasta 4 Maestros y hasta 16 Esclavos. Múltiples maestros y esclavos
pueden residir en un solo IC, en varios IC o en cualquier combinación de los dos.
(Figura 1)

El protocolo SPMI tiene una amplia gama de aplicaciones que se distribuyen en industrias que
necesitan una mejor administración de energía. El protocolo SPMI se utiliza en teléfonos
inteligentes, dispositivos portátiles y otros dispositivos electrónicos portátiles. Los teléfonos
inteligentes y los dispositivos portátiles utilizan el protocolo SPMI para controlar la potencia de
los sensores. Los teléfonos inteligentes de gama alta ya tienen múltiples dispositivos en los
diseños y pueden requerir hasta 20 líneas de señal. Cada uno de estos con pines de
alimentación independientes puede causar problemas. De manera similar, la mayoría de los
dispositivos electrónicos portátiles necesitarían una interfaz de administración de energía
para optimizar el consumo de energía y reducir el número de pines. Esto requiere la interfaz de
administración de energía avanzada estandarizada.

Protocolo SPMI: Teoría de funcionamiento

El protocolo SPMI es una interfaz serial de dos hilos para la administración avanzada de energía
que conecta el controlador de energía integrado del sistema de procesador SoC con uno o
más sistemas de regulación de voltaje de circuitos integrados de administración de energía
(PMIC). Las dos líneas bidireccionales representan SDATA y SCLK. SDATA es una línea de datos
bidireccional y el SCLK está controlado por el maestro.

El protocolo SPMI tiene las siguientes características

 • El arbitraje de bus es el proceso en el que el bus se asignará a un maestro o esclavo con
capacidad de solicitud entre los dispositivos que pueden solicitar simultáneamente el
envío de una secuencia de comandos en el bus.
• Conexión y desconexión del maestro: un proceso para que un maestro se conecte y
desconecte de un bus de protocolo SPMI inicializado o no inicializado.
• Comunicación iniciada por esclavo: un proceso para que un esclavo con capacidad de
solicitud (RCS) inicie la comunicación con el maestro u otros esclavos.
• Hay dos clases de dispositivos de protocolo SPMI definidas:

• Alta velocidad (HS): 32 KHz a 26 MHz, con carga hasta 50 pF

• Baja velocidad (LS): 32KHz a 15MHz, con carga hasta 50 pF

• ACK/NACK para una comunicación robusta.

Las secuencias estarán compuestas por los siguientes cinco eventos que ocurren en orden:

1. Arbitraje de autobuses
2. Transmisión de la Condición de Inicio de Secuencia (SSC)
3. Transmisión de tramas (trama de comando y una o más tramas de datos)
4. Transmisión de ACK/NACK para secuencias de comandos.
5. Transmisión de un ciclo de estacionamiento de autobuses

Los últimos cuatro eventos SSC, tramas de comando/datos, ACK/NACK y ciclo de

estacionamiento de autobuses juntos forman la secuencia de comando. La especificación del
protocolo SPMI construye todas las secuencias de comandos en la interfaz utilizando bits
individuales.

La condición de inicio de secuencia será una condición única en el bus identificada por un
flanco ascendente seguido de un flanco descendente en SDATA mientras SCLK permanece en
un nivel lógico bajo. El SSC es utilizado por un Esclavo o maestro para identificar el inicio de una
secuencia de comando. SDATA es conducido por el Bus Owner Master a un nivel lógico uno por
un período SCLK int , luego a niveles lógicos 0 por un período SCLK int mientras mantiene el
SCLK en cero lógico.

Hay tres tipos básicos de marcos:

• La trama de comando constará de 13 bits con un campo de dirección de 4 bits, un

campo de comando de 8 bits y un único bit de paridad.
(Figura 2)

(Fig. 3)

• Los marcos de datos y direcciones constan de 9 bits con 8 bits de datos o direcciones y
un único bit de paridad.

(figura: 4)

• Sin trama de respuesta de 9 bits de longitud si se trata de una trama de datos o de 13

bits si se trata de una trama de comando.