Unidad 2

Circuitos Secuenciales
Contenidos:
• Circuitos lógicos secuenciales.
• Flip-Flops: RS, JK, D, T.
• Registros. Contadores digitales. Registros de
desplazamiento.
Combinacional Secuencial
Otros ejemplos…
 Circuitos Secuenciales
• El valor de la/s salida/s del circuito dependen
no solo de los valores de sus entradas en el
momento presente sino también de sus
entradas pasadas, es decir de la historia del
comportamiento del circuito
• Dichas entradas quedan almacenadas
formando el estado del sistema (memoria de
estado)
 Circuitos Secuenciales
• El estado de un circuito secuencial esta formado
por un conjunto de variables de estado que
contienen toda la información del pasado del
circuito y que permitirán explicar su
comportamiento futuro.
• La memoria de estado o simplemente memoria
esta formada por un conjunto de biestables.
• Cada biestable es un circuito lógico capaz de
tener dos estado estables.
• Un estado se dice estable si las variables que lo
representan permanecen inalteradas si no hay
cambios en sus variables de entrada.
 Secuenciales Asincrónicos (Asíncronos)

• Son sistemas que cambian de estado cuando

cambian sus entradas.
 El circuito secuencial asíncrono
Variables de X1 Y1 Variables de
… …
entrada Xn Yk salida
Circuito
Combinacional
… …
𝑌(𝑡) = 𝐺(𝑄𝑡 , 𝑋𝑡 )
Variables de Variables de
estado excitación o
actual estado
… Q1 Q*1
… siguiente
Qm Memoria Q*m

𝑄(𝑡+1) = 𝐹(𝑄𝑡 , 𝑋𝑡 )

2022 F: Función de Estado siguiente

G: Función de Salida
 Secuenciales Síncronos
• Son circuitos en que los cambios de estado se producen bajo
un control de tiempo. Este control se denomina reloj (clock).
– La señal de reloj alterna entre los valores lógicos 0 y 1 en
un periodo regular.
T

El Periodo (T): es el tiempo que dura un ciclo.

La Frecuencia (f): es el inverso del periodo, 1/T y se mide en
Hertz (Hz) si el período se mide en segundos.
 Señal de reloj

Vcc +

GND
 Unidades de medida

Periodo (T) Símbolo NC Frecuencia (f) Símbolo NC

segundo s 100 Hertz o Hercio Hz 100

milisegundo ms 10-3 Kilohercio kHz 103

microsegundo μs 10-6 Megahercio MHz 106

nanosegundo ns 10-9 Gigahercio GHz 109

picosegundo ps 10-12 Terahercio THz 1012

1
𝑓=
𝑇
 Secuenciales Síncronos
T

Ejemplo:
Una señal con un período de 5 ms., corresponde a una
señal que tiene frecuencia de 0,2 kHz.

T= 5 ms= 5 x 10-3 s= 0,005 s

1 1
f = = = 0,2 × 103 = 200 𝐻𝑧 = 0,2 𝑘𝐻𝑧
𝑇 5.10−3 𝑠
 El circuito secuencial síncrono
Variables de X1 Y1 Variables de
… …
entrada Xn Yk salida
Circuito
Combinacional
… …
𝑌(𝑡) = 𝐺(𝑄𝑡 , 𝑋𝑡 )
Variables de Variables de
estado excitación o
actual estado
… Q1 Q*1
… siguiente
Qm Memoria Q*m

𝑄(𝑡+1) = 𝐹(𝑄𝑡 , 𝑋𝑡 )
Clk
Secuenciales Síncronos
 Secuenciales Síncronos
• Los sistemas síncronos pueden ser sincronizados por
nivel o por flancos.
• En los sistemas sincronizados por nivel los cambios
ocurren mientras el valor de la señal de reloj
permanece en un valor (o alto o bajo).
• En los sistemas sincronizados por flancos los cambios
de estado ocurren en los instantes donde el reloj
cambia de valor lógico. (de 0 a 1 o de 1 a 0.

Por nivel

Por flanco

T (período)
 Circuitos secuenciales
• Mealy: Es una maquina de estado o autómata
en el que el/los valor/es de la/s salida/s
depende del valor de la entrada y del estado
actual
• Moore: Es una maquina de estado o autómata
en el que el/los valor/es de la/s salida/s
depende únicamente del estado actual
• Siempre es posible encontrar un circuito
Mealy/Moore equivalente a un Moore/Mealy
 Circuito Mealy
X/Y
Qt Qt+1

Entrada Salida
F
X Estado Actual G Y
Lógica de Memoria
Lógica de
Estado Excitación de
Q Salida
Siguiente Estado

CLK
 Circuito Moore
X
Qt Qt+1
Yt Yt+1

Entrada Salida
F
X Estado Actual G Y
Lógica de Memoria
Lógica de
Estado Excitación de
Q Salida
Siguiente Estado

CLK
Elementos de memoria:
BIESTABLES
 Biestable
• Circuito Lógico que tiene dos estados estables.
• Estado estable: Estado en que permanece el
circuito si no se producen cambios en sus
entradas.
• Los dos estados estables codifican los valores
binarios 0 o 1.
• Es un circuito que implementa una memoria
básica que guarda un bit (0 o 1)
• Siempre tienen dos salidas complementarias
• Hay dos tipos : Asíncronos y Síncronos.
 Biestables
• Latch:
Biestable Asíncrono. Su estado interno cambia en
función de los valores de sus entradas y en los
momentos en que lo hacen estas ultimas.

• Flip-flop:
Biestable Síncrono. Su estado interno cambia en
función de los valores de sus entradas y en los
momentos en que lo habilita una entrada de reloj
o clock.
LATCHES (CERROJOS)
Punto de Memoria
Salidas
Complementarias

Biestable básico
Circuito Realimentado
 Latch S-R

Símbolo Lógico Diagrama Lógico o

Circuito Lógico
S: Set (Poner a 1)
R: Reset (Poner a 0)
 Latch S-R

Estado Inicial:
R(t=0)=0, S(t=0)=0, Q(t=0)=0
 Latch S-R
Tabla de Estado o Transición
S(t) R(t) Q(t) Q(t+1)
0 0 0 0 Mantenimiento
0 0 1 1 Mantenimiento
0 1 0 0 Reset
0 1 1 0 Reset
1 0 0 1 Set
1 0 1 1 Set
Diagrama Lógico 1 1 X X No permitido

S(t) R(t) Q(t+1)

0 0 Q(t) Mantenimiento
0 1 0 Reset
1 0 1 Set
1 1 X No permitido
Símbolo Lógico
 Diagrama de estado
S(t) R(t) Q(t) Q(t+1)
0 0 0 0
0 0 1 1
10 00 0 1 0 0
10 0 1 1 0
Q= 0 Q= 1 1 0 0 1
01
1 0 1 1
00 01 1 1 X X
SR

Dos formas de representar la función de estado siguiente:

Q t+1 = F ( Q t , X t )
Diagrama de tiempos
A

t
B

t0
Diagrama de tiempos X1 Y

X1 X2

t
X2

t0
Latch S-R con Habilitación
EN S(t) R(t) Q(t) Q(t+1)
0 X X 0 0
0 X X 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
S 1 1 0 0 1
1 1 0 1 1
EN 1 1 1 X X

R
 S(t) R(t) Q(t) Q(t+1)
Latch D 0 0 0 0 Mantenimiento
0 0 1 1 Mantenimiento
0 0 1 0 0 Reset
D
1 0 1 1 0 Reset
1 0 0 1 Set
1 0 1 1 Set
1 1 X X No permitido

D(t) Q(t+1)

0 0
0
D 1 1
1

Ecuación Característica
Q(t+1) = D(t)
Latch D con Habilitación

EN D(t) Q(t+1)
0 X Q(t) Mantenimiento
1 0 0 Reset
1 1 1 Set
FLIP-FLOPS
 Flip-Flop
• Biestable síncrono donde los cambios de estado se
realizan habilitados por la señal de reloj.
• La habilitación puede realizarse mientras el nivel de
la tensión del reloj esta en alto (disparados por nivel)
o por un cambio de nivel (disparados por flanco)
• Nos enfocaremos en los flip-flops de este último tipo.
Por nivel

Por flanco

T (período)
 Flip-Flop

flanco flanco
ascendente descendente

T (período)

Q Q

CLK CLK

𝑄 𝑄

Disparado Disparado
por flanco por flanco
ascendente descendente
Flip-flops disparados por flanco

t-2 t-1 t t+1 t+2 t+…

 Flip-flop JK disparado por flanco
J(t) K(t) Clk Q(t+1)
0 0 ↑ Q(t) Mantenimiento
0 1 ↑ 0 RESET
1 0 ↑ 1 SET
1 1 ↑ Q(t) Toggle
Ecuación Característica:
Q(t+1) = K’Q(t) + JQ’(t)

Q
1
0
Flip-flop D disparado por flanco
D(t) Clk Q(t+1)
0 ↑ 0 RESET
1 ↑ 1 SET

Ecuación Caracteristica:
Q(t+1) = D

Q
 Flip-flop T
J(t) K(t) Clk Q(t+1) T Clk Q(t+1)
0 0 ↑ Q(t) Mantenimiento 0 ↑ Q(t)
0 1 ↑ 0 RESET 1 ↑ Q(t)
1 0 ↑ 1 SET
1 1 ↑ Q(t) TOGGLE Q(t+1) = T’Q(t) + TQ’(t)
= T  Q(t)
T
 Entradas asíncronas

PRE: (Preset) Puesta a Uno

CLR: (Clear) Puesta a Cero
 Ejercicio
• Para el flip-flop J-K, dados los siguientes valores de
entrada, determinar el valor del estado Q en los
momentos de habilitación del reloj.

CK t0 t1 t2 t3 t4 t5 t6 t7 t8
𝑃𝑅 1 0 0 1 1 1 1 1 1
𝐶𝐿𝑅 1 1 1 1 1 1 0 0 1
J 0 0 0 0 0 1 0 1 1
K 0 0 1 1 0 1 0 1 0
Q 0 1 1 0 0 1 0 0 1
𝑄 1 0 0 1 1 0 1 1 0
REGISTROS
 7 0
Bitn-1 Bit1 Bit0

Nombre del Registro

Dn-1 D1 D0
R1

REGISTRO: Grupo de elementos de memoria que funcionan en forma

conjunta como una unidad.
Dispositivo de almacenamiento de información, de elevada velocidad de
acceso, ubicado dentro de la Unidad Central de Proceso.
Almacena generalmente una palabra (8,16,32…)
La operación de introducción de información en el registro se suele
denominar carga (Load).
Todos los bits se cargan en paralelo (se actualiza su información al mismo
tiempo, es decir en el mismo período del clock).
Cada bit se puede representar por medio de un flip-flop D.
 Registro de Almacenamiento

D3 D2 D1 FF1 D0 FF0
FF3 FF2

CLOCK
Q3 Q2 Q1 Q0

Circuito ó Diagrama Lógico

 Registro de 4 bits
con control de carga
 Copia del contenido de un registro a otro

D15 D0
Assembler: mov AX, BX
BX RTL Load: AX ← BX

Bus
16
Interno

AX Clock
Load t t+1
D15 D0
Load
señal de control
(de la Unidad de Control)
Contadores
• Es un registro cuyos estados evolucionan
siguiendo una secuencia prescripta cuando en
sus entradas se aplican una serie de pulsos.
• Estos pulsos pueden provenir de un clock o de
una fuente externa que puede ser periódica o
no.
• La cantidad de estados se conoce como el
módulo del contador.
• Un contador modulo n cuenta desde un
estado inicial generalmente 0 hasta un estado
final (n -1) y vuelve al estado inicial
• La secuencia de estado puede seguir una
secuencia binaria, llamándose en este caso un
contador binario, ó cualquier otra (BCD, Gray, etc)
• Puede ser implementado con distintos tipos de
flip flops.
• El número de estados (n) esta relacionado con la
cantidad de flip-flops (p) necesarios para
representarlos, de manera tal que:
2𝑝 = 𝑛
• Existen dos grandes tipos:
de rizado (asíncronos) y síncronos.
Diagrama de Estados de un contador
Contador de rizado de 2 bits
Contador síncrono de 2 bits
Contador síncrono de 3 bits
 Contador síncrono de 4 bits

Podemos observar que el agregado de flip-flops y esta pequeña lógica

entre flip-flops permite extender la configuración para incrementar el
numero de estados y la cuenta del contador
Registros de Desplazamiento
 Distintos Tipos

DATA IN DATA OUT

Entrada Serie/Desplazamiento a la derecha/Salida Serie

DATA OUT DATA IN

Entrada Serie/Desplazamiento a la izquierda/Salida Serie

 Distintos Tipos
DATA IN

DATA OUT

Entrada Paralelo/Salida Serie

DATA IN

DATA
OUT

Entrada Serie/Salida Paralelo

 Distintos Tipos

DATA IN

DATA
OUT

Entrada Paralelo/Salida Paralelo

Distintos Tipos

Rotación a la derecha

Rotación a la izquierda
Flip Flop D (Memoria de 1 bit)
 Registro de desplazamiento de 4 bits
entrada serie-salida serie

Salida de Datos
Entrada de en serie
Datos en serie

Salida de Datos
en serie
CLK

Cada flip-flop D distinto del primero, en el momento de cambio

de nivel de clock, “lee” el valor del estado del flip-flop anterior.
Registro de desplazamiento de 4 bits
entrada serie-salida serie

FF0

FF1

FF2

FF3
Registro de desplazamiento de 4 bits
entrada serie-salida paralelo
Registro de desplazamiento de 4 bits
entrada paralelo-salida serie
• Vemos en la figura anterior que el agregado de una
serie de compuertas permite controlar la carga en
paralelo de los flip-flops y el desplazamiento de la
información binaria en otro momento.
• Esto se consigue por medio de una señal de control
(𝑆𝐻𝐼𝐹𝑇 𝐿𝑂𝐴𝐷 ). Cuando esta entrada esta en
bajo(0) se habilita la carga de los flip-flops en
paralelo (al mismo tiempo), mientras que cuando
esta señal se pasa a alto(1), se produce el
desplazamiento de la información hacia la derecha.
Sumador serie
 Registro de desplazamiento Universal
de 4 bits bidireccional

SR SER: Entrada Serie con

Desplazamiento a la Derecha
SL SER: Entrada Serie con
Desplazamiento a la Izquierda
 UART
Universal Asynchronous Receiver Transmiter

UART: Dispositivo (Circuito, Integrado, Chip) que realiza la conversión serie-

paralelo o paralelo-serie entre un dispositivo externo y el sistema asociado al
procesador (Procesador-Memoria). Este ultimo trabaja con buses paralelos
(conjunto de 4, 8, 16, 32 o mas conductores).Los dispositivos externos lo hacen
muchas veces en forma serie (2 conductores, un bit por vez). Ejemplos: USB, SATA,
COM, etc)