Experiencia 4

“Amplificador de potencia y control de temperatura on/off “

Estudiante ROL
Felipe Martı́nez 202004055-9
Rodrigo Ávila 201921084-K
Alonso Castillo 202004589-5

Asignatura
Laboratorio Electrónica B - ELO 109

Profesor Grupo
Alan Wilson 52

Fecha
9 de mayo de 2023
 Índice
1 Desarrollo Pre Informe 3
1.1 Amplificador de Potencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.1.1 Análisis de Corriente Continua . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.1.2 Análisis de Corriente Alterna pre-amplificación . . . . . . . . . . . . . . . . . . . . 5
1.1.3 Análisis de Corriente Alterna (amplificación y filtro) . . . . . . . . . . . . . . . . . 8
1.1.4 Análisis total . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2 Intermedio 11
2.1 Control de temperatura ON/OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.1.1 Comparador Inversor con Histéresis . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1.2 Diseño NE555 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.1.3 Diseño R10 en Q1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
ELO271 Laboratorio Electrónica B 2023

1. Desarrollo Pre Informe

1.1. Amplificador de Potencia
Se solicita diseñar un amplificador de potencia que posea distintas caracterı́sticas en su operación, a con-
tinuacón se expone diagrama y puntos de diseño que se requieren:

Figura 1

Primero se aplicará el Teorema de Superposición para diseñar por separado los requisitos relacionados a
la Corriente Continue y los relacionados a la Corriente Alterna. Empezando por la Continua:

USM 2023 - 1 3
ELO271 Laboratorio Electrónica B 2023

1.1.1. Análisis de Corriente Continua

Figura 2: Circuito a CC sin y con módulo de potencia.

R2
La resolución de esto es muy sencilla. La formula que define el voltaje Vs a continua es: V cc ∗ .
R1 + R2
Con R1 y R2 definidos como en la Figura 1. Y Vs a su vez debe estar entre 0 y 8 [V] para cumplir con
el requerimiento de entre 0 y 1 [A] en la carga. Los 0 [V] coinciden con el punto en que el Potenciometro
R2 está fijado en 0 [Ω]. Por lo que el otro extremo debe coincidir con el Potenciometro en 5000 [Ω]. De
5000
tal manera la ecuación queda de la siguiente manera: 12 ∗ = 8. Y finalmente R1 = 2500 [Ω].
R1 + 5000
Se verifica que se cumple el requisito diseñado para ambas redes de la Figura 2:

Figura 3

USM 2023 - 1 4
ELO271 Laboratorio Electrónica B 2023

Paso siguiente se analizará el circuito visto desde la Corriente Alterna:

1.1.2. Análisis de Corriente Alterna pre-amplificación

Figura 4

Algunas observaciones:

En esta simulación se polarizó el Amp-Op con dos fuentes de +-12 [V]. Esto es algo totalmente
ficticio dentro del experimento y solo se implementó para medir una sinusoidal pura a la salida, y
ası́ facilitar el análisis en frecuencia dentro de la simulación.

Los requisitos eran: Banda de Paso entre 30 y 50000 [hz], Vs de 4 [V] p-to-p, Vs/Ve = 22 [dB], y
Ve = 100[mV]. Se interpreta de Ve tiene 100 [mV] de voltaje RMS, porque es la única manera de
que Vs/Ve sean los valores indicados y además separados por aprox. 22 [dB].

Antes de proceder a la malla completa, se crea una versión aun más simple de esta que solo incorpore la
sección anterior al Amp-Op. Con el fin de calcular C1 (C1 de acuerdo a las definiciones de Fig.1).

USM 2023 - 1 5
ELO271 Laboratorio Electrónica B 2023

Figura 5

Este circuito es esencialmente un divisor de tensión, aunque con ciertas complicaciones. Se procede a
analizarlo de forma usual:

100k + (R1||R2||Z(100u))
V+ = V1 ∗
Z(C1 ) + 100k + (R1||R2||Z(100u))
1 1666
R1||R2||Z(100u) = 1666||Z(100u) = = .
1 1 + 0,1666jω
+ (10−4 )jω
1666
1666 1666
| |= p
1 + 0,1666jω 1 + (0,1666ω)2
Función que tendrá su punto máximo en ω = 0. Dicho punto máximo será igual a 1666 [Ω]. No es dificil
ver que al estar esta impedancia en serie con una resistencia de 100 [kΩ], su valor siempre será irrelevante
y se podrá omitir del cálculo de V+ . Por lo que:
100k 100k 100kC1 ω
V+ = V1 ∗ = V1 ∗ = V1 ∗
Z(C1 ) + 100k j 100kC1 ω − j
100k −
C1 ω

100kC1 ω 100kC1 ω
| |= p
100kC1 ω − j (100kC1 ω)2 + 1

Osea, la red se comportará como un Filtro Pasaaltos en función de la frecuencia. Y si en cambio se

fija ω = 30 ∗ 2π [rad/s] (frecuencia de corte inferior), y se toma como variable C1 = 10x , se obtiene la
siguiente caracterı́stica:

USM 2023 - 1 6
ELO271 Laboratorio Electrónica B 2023

Figura 6

Donde el eje x representa el exponente de la capacitancia, y el eje y representa la ganancia en 30 [hz].

No se busca que esta sección del circuito atenue, por lo que es sensible elegir un exponente en la sección
plana de la curva. En este caso se tomará -7 que equivale a C1 = 10[µF].

Y se valida en simulación:

Figura 7: Practicamente no hay atenuación en la banda de paso.

Ahora es el momento de diseñar el filtro como tal:

USM 2023 - 1 7
ELO271 Laboratorio Electrónica B 2023

1.1.3. Análisis de Corriente Alterna (amplificación y filtro)

Figura 8

La ecuación que define a este circuito es:

R3 + Z(C2)
Vs∗ =V1
(R4||Z(C3)) + R3 + Z(C2)
(R4||Z(C3)) + R3 + Z(C2) (R4||Z(C3))
V1∗ = V 1(1 + )=Vs
R3 + Z(C2) R3 + Z(C2)
1
1 1 1
(R4||Z(C3)) + C3 S 1 ( + )S
) = R4 =( )( R4C3 R3C2 )
R3 + Z(C2) 1 1 1 1 1 1
R3 + R3C3( + ) S2 + ( + )S +
C2 S R4C3 R3C2 R4C3 R3C2 R4R3C2C3
Y recordar que la función de transferencia de un filtro pasabandas es:

Bw ∗ S
H(S) = K( )
S 2 + Bw ∗ S + wc2
Donde K es la ganancia en banda de paso, Bw es el ancho de banda, y wc es la frecuencia central de la
banda. En este caso:

2
K= √ −1
0,1 2
Bw = (50000 − 30) ∗ 2π
√
Wc = 30 ∗ 50000 ∗ 2π
Entonces:

USM 2023 - 1 8
ELO271 Laboratorio Electrónica B 2023

1 1
Bw = +
R4C3 R3C2

1
K=
(R3C3) ∗ Bw
r
1
wc =
R4R3C2C3

R4 = 12000[Ω]

Y resolviendo este sistema de 3 ecuaciones y 3 incognitas resulta en:

R3 = 0.549 [Ω]
C3 = 442 [nF]
C2 = 5.8 [µF]

Como siempre esto se simula en LTspice:

Figura 9

Donde se demuestra que la ganancia es poco mas de 22 [dB] y las frecuencias de corte de la banda están
en 30 y 50k [hz] (la amplitud en esos puntos es 3 [dB] menor que en banda de paso). Cumpliendo entonces
con los requisitos pedidos.

USM 2023 - 1 9
ELO271 Laboratorio Electrónica B 2023

1.1.4. Análisis total

Finalmente se construye y simula en Ltspice el circuito completo:

Figura 10: El amplificador propiamente tal.

Figura 11: Resultados de la simulación del amplificador en 50000, 1225 y 30 [hz], respectivamente
.

Esto coincide con lo pedido y con las simulaciones anteriores. Por lo que el diseño está concluı́do.
V ∗V 2∗2
Lo último antes de pasar a la siguiente sección es calcular Prms en R6. Prms = = = 0,25[W ].
2 ∗ R6 2∗8

USM 2023 - 1 10
ELO271 Laboratorio Electrónica B 2023

2. Intermedio
Antes de proceder a la siguiente etapa de diseño, se debe dar algo de contexto sobre el objetivo de estos
diseños. El objetivo es tener un Amplificador de Potencia con refrigeración automática. El Amplificador
como tal fue el mostrado en la sección anterior, y la refrigeración ocurrirá en un loop de realimentación
estructurado de la siguiente manera:

El transistor de potencia Q2 viene incorporado con un ventilador, una carcaza y un termistor RT

(resistencia variable en función de la temperatura) que servirá como sensor en este loop.

Cuando la carcaza aumente de temperatura, el termistor adherido a ella reaccionará disminuyendo

su resistividad.

Este termistor ira conectado al circuito a analizar a continuación. En sı́ntesis aquel circuito activará
el ventilador de Q2 cuando la temperatura sea alta (RT bajo), y lo apagará cuando el ventilador
haya hecho la temperatura disminuir lo suficiente (RT alto).

Con esta información ya se puede entender lo que viene a continuación.

USM 2023 - 1 11
ELO271 Laboratorio Electrónica B 2023

2.1. Control de temperatura ON/OFF

Para este apartado se solicita diseñar el controlador de temperatura antes mencionado, según el siguiente
diagrama:

Figura 12: Circuito para realizar el control on/off de temperatura

Como ya se explicó brevemente, el termistor RT será el ”sensor”que creará un loop entre este circuito y
el anterior.
A su vez se tienen los datos de Vcc = 12[V] y VH - VL ≤ 2[V].

Con todo lo anterior se procedió a identificar etapas y diseñar parte por parte el circuito desde izquierda
a derecha. Este controlador consta de tres etapas, la primera consta de un comparador con histéresis
inversor; la segunda se forma de un circuito integrado NE555 que es un temporizador en modo monoes-
table; la tercera etapa es un transistor NPN en el cual se encuentra el ventilador, en el colector, que será
controlado. A continuación se expone el diseño etapa a etapa, con sus respectivos análisis:

USM 2023 - 1 12
ELO271 Laboratorio Electrónica B 2023

2.1.1. Comparador Inversor con Histéresis

Figura 13: Etapa con comparador con histéresis inversor

Se observa que tanto el pin positivo y negativo del comparador poseen un divisor de tensión, siendo di-
señados por las siguientes ecuaciones:

R6 · V cc
VT = (2.1)
RT + R6
R2 · V cc
V ref = (2.2)
R1 + R2

Donde R2 corresponde a un potenciómetro de rango indefinido y RT corresponde al Termistor. Este Ter-

mistor posee una resistividad de 10000 [Ω] a 25°C y 1000 [Ω] a 60°C. El potenciómetro R2 se ajustará
para que Vref .admita”valores de VT en este rango. De tal manera que:

R2min · V cc R6 · V cc
−1= (2.3)
R1 + R2min 10000 + R6

Osea, el valor más bajo del potenciómetro producirá un VL igual al VT en la temperatura mas baja
requerida (25°C).

Y por el otro lado:

R2max · V cc R6 · V cc
+1= (2.4)
R1 + R2max 1000 + R6

USM 2023 - 1 13
ELO271 Laboratorio Electrónica B 2023

Osea, el valor más alto del potenciometro producirá un VH igual al VT en la temperatura mas alta re-
querida (60°).

Estos valores de V LM in y V HM ax se pueden escojer arbitrariamente dentro del rango [0;12] diseñando
el parámetro R6. Para alejarse de las bandas y a la vez tener un rango grande, se elegirá R6 = 2000;
V LM in = 2[V ] y V HM ax = 8[V ].

Osea que:

R2min · V cc
−1=2 (2.5)
R1 + R2min

R2max · V cc
+1=8 (2.6)
R1 + R2max

Que se simplifica a:

R1 = 3R2min (2.7)

5
R2min = R2max (2.8)
21

Siendo R1 = 4700; R2min = 1500; R2max = 6500 soluciones sensibles al problema.

Osea que R2 en realidad estarı́a compuesta por un Potenciómetro de 5000 [Ω] en serie con una resistencia
de 1500.

Luego, para el diseño de histéresis se deben tener en cuenta las siguientes ecuaciones, sabiendo con ante-
rioridad que VH - VL ≤ 2[V]:

45[kΩ] R5
VH = · V ref + · V cc (2.9)
R5 + 45[kΩ] R5 + 45[kΩ]

45[kΩ]
VL = · V ref (2.10)
R5 + 45[kΩ]

Que implica que:

R5
H = VH − VL = · VCC = 2 (2.11)
R5 + 45[kΩ]

Y finalmente R5 = 9000 [Ω].

USM 2023 - 1 14
ELO271 Laboratorio Electrónica B 2023

Terminando esta fase existe un condensador C3 en serie que conecta esta parte del circuito con la etapa
siguiente, donde este se encuentra para derivar la señal que viene de la etapa anterior. Formando ası́ un
”detector de cantos”.
Este valor de C3 se obtiene de simulaciones observando que ocurre con el voltaje entre un terminal y otro
del mismo condensador y la señal de corriente que pasa por ella. Se verifica que C3 = 5 [µF ]

Este ”detector de cantos”tiene un valor 0 por defecto (cuando no hay ningún canto). Lo cual tendrı́a
la salida del NEE5 permanentemente en alto, que obviamente no se desea. Es por esto que existen las
resistencias R8 y R9, que le aportan un offset mayor a 4 [V] (valor umbral del NEE5) y ası́ por defecto
la salida de NEE5 está en 0. Se aprovechan inmediatamente de diseñar entonces R8 y R9. Eligiendose los
valores R8 = R9 = 5600[Ω] que dan un offset de 6 [V]
¿Cual es la necesidad de esta aparente complicación? Pues, si no existe esa parte del circuito y el tiempo
entre 2 pulsos de Vo es menor que el tiempo To n diseñado; el valor de DIS aumentará hasta encontrarse
con el canto de subida de Vo , en vez de detenerse en To n. Esto obviamente es una distorsión no deseada.

Figura 14: Ejemplo del artefacto que se evita derivando la señal y sumándole un offset. La señal en azul
viene del circuito correcto (a la izquierda) y su tiempo de carga es Ton. La señal en verde viene del circuito
incorrecto (derecha) y espera al canto de Vo para dejar de cargarse.

Importante señalar que en esta simulación se utilizó una fuente de voltaje ”Vin ”para simular los cambios
de voltaje producidos por el termistor.

USM 2023 - 1 15
ELO271 Laboratorio Electrónica B 2023

2.1.2. Diseño NE555

Figura 15: Etapa con NE555

Como anteriormente se dijo, este componente es un temporizador que se encuentra en modo monoestable
mandando un pulso hacia la salida, lo que implica que el periodo de este está dado por:

T = Ln(3) · R3 · 1[uF ] (2.12)

Donde R3 se diseña con el fin de modificar la longitud de este periodo Ton a criterio personal. Para los
efectos del circuito de refrigeración, será equivalente a diseñar el cada cuantos segundos se .actualiza.el
estado del ventilador, pues después del fin de cada Ton se recibirá el dato Von de si la temperatura ha
disminuido lo suficiente o no. En este caso se decide que Ton = 0,2 segundos en un valor razonable. Por
lo que:

0,2 = Ln(3) · R3 · 1[uF ] (2.13)

Y R3 ≈ 180[kΩ]

USM 2023 - 1 16
ELO271 Laboratorio Electrónica B 2023

Figura 16

Comrpobando aquı́ que el diseño funciona.

2.1.3. Diseño R10 en Q1

Figura 17: Etapa Q1

Finalmente se debe diseñar R10, donde se entiende como un limitador de corriente, debido a que nos
encontramos a la salida del NE555. Se sabe ya de experiencias pasada que R10 = 10[kΩ] es un valor
válido para diseños con este voltaje y un transistor de salida. Por lo que de esta manera concluye el
diseño.

USM 2023 - 1 17