UNIVERSIDAD DE CONCEPCIÓN

INSTITUTO PROFESIONAL VIRGINIO GÓMEZ

ESCUELA TECNOLÓGICA INDUSTRIAL

SISTEMAS ELECTRÓNICOS
MG. RAIMON SALAZAR

Raimon Salazar Salinas

Magister en Docencia
Docente Relator
CONCEPCION – CHILE
2021
 Página en blanco

ii
 Índice de Contenido

Mapa Conceptual Unidades Temáticas (UT) ............................................................................................... 9

Objetivo de la Electrónica ................................................................................................................................ 10
Áreas más representativas de la electrónica............................................................................................ 11
Tratamiento de la información ...................................................................................................................... 11
Marco histórico .................................................................................................................................................... 12
Electrónica análoga y digital........................................................................................................................... 14
Electrónica análoga ............................................................................................................................................ 15
Electrónica Digital .............................................................................................................................................. 16
Lo análogo frente a lo simbólico ................................................................................................................... 17
Ventajas de la digitalización ........................................................................................................................... 17
Unidad Temática I: El Amplificador Operacional (AO). .................................................................... 19
Capítulo 1: El Amplificador Diferencial (AD). ..................................................................................................................... 19
Capítulo 2: El Amplificador Operacional Ideal. .................................................................................................................. 20
2.1.- Funcionamiento interno. ..................................................................................................................................... 22
2.2.- Circuitos básicos con amplificadores operacionales ideales .............................................................. 23
2.3.- Amplificador No Inversor ................................................................................................................................... 28
2.3.1.Ventajas y desventajas. ............................................................................................................................................ 28
2.3.2.Simulación de circuito No Inversor. ................................................................................................................... 29
2.3.3.Conexionado (Fritzing) ........................................................................................................................................... 29
2.4.- Amplificador inversor .......................................................................................................................................... 30
2.4.1.Ventajas y desventajas. ............................................................................................................................................ 30
2.4.2.Simulación de circuito Inversor. .......................................................................................................................... 31
2.4.3.Conexionado (Fritzing) ........................................................................................................................................... 31
Capítulo 3: El Amplificador operacional Real (no idealidades I) ............................................................................... 32
3.1.- Ganancia infinita. .................................................................................................................................................... 32
3.2.- Impedancias de entrada y de salida ............................................................................................................... 32
3.3.- Rango de salida limitado ..................................................................................................................................... 33
3.4.- Ancho de Banda infinito ...................................................................................................................................... 34
Capítulo 4: El Amplificador Operacional Real. Implementación. ............................................................................... 35
Capítulo 5: El Amplificador operacional Real (no idealidades II). ............................................................................ 36
5.1.- Tensión de offset en la entrada. ....................................................................................................................... 36
5.2.- Corriente de polarización en las entradas (Input Bias Current) ....................................................... 37
5.3.- Slew-rate limitado. ................................................................................................................................................. 39
5.4.- Estabilidad. Margen de fase ............................................................................................................................... 41
Capítulo 6: Circuitos lineales con amplificadores operacionales. .............................................................................. 42
6.1.- Amplificadores de ganancia programable (PGA) ..................................................................................... 42
6.2.- Sumador ...................................................................................................................................................................... 43
6.2.1.Ejemplo: Simulación Circuito Sumador en Multisim. ................................................................................. 44
6.3.- Restador. ..................................................................................................................................................................... 45

iii
 6.4.- Amplificador diferencial. .............................................................................. ¡Error! Marcador no definido.
6.4.1.Ejemplo: Simulación circuito Diferenciador en Multisim. ................ ¡Error! Marcador no definido.
6.5.- AO Integrador. .......................................................................................................................................................... 47
6.5.1.Ejemplo simulación AO Integrador en Multisim. ......................................................................................... 50
6.6.- AO Derivador. ........................................................................................................................................................... 51
6.6.1.Ejemplo simulación AO Derivador en Multisim. ........................................................................................... 54
Unidad Temática II: CIRCUITOS COMBINACIONALES ...................................................................... 56
Capítulo 1: Números binarios. ................................................................................................................................................... 57
1.1.- Conversión de Binario a Decimal..................................................................................................................... 57
1.1.1.Conversión de Decimal a Binario. ....................................................................................................................... 58
Capítulo 2: Algebra Binaria ......................................................................................................................................................... 59
2.1.- Aritmética binaria. ................................................................................................................................................. 59
2.1.1.Suma binaria. ................................................................................................................................................................ 59
2.1.2.Resta Binaria. ............................................................................................................................................................... 59
Capítulo 3: Algebra de Boole. ..................................................................................................................................................... 60
3.1.- Postulados del Algebra Booleana. ................................................................................................................... 60
3.2.- Propiedades de Álgebra de Boole. ................................................................................................................... 60
3.3.- Leyes de Álgebra de Boole. ................................................................................................................................. 61
3.4.- Leyes de Morgan. .................................................................................................................................................... 62
3.4.1.Ejemplos Leyes de Morgan. ................................................................................................................................... 64
Capítulo 4: Unidad 3: Funciones Lógicas .............................................................................................................................. 65
4.1.- Compuertas Lógicas .............................................................................................................................................. 65
4.1.1.Símbolos Compuertas Lógicas. ............................................................................................................................. 65
4.1.2.Compuerta IF (SI) ...................................................................................................................................................... 66
4.1.3.Compuerta NOT (NO) ............................................................................................................................................... 66
4.1.4.Compuerta AND (Y) .................................................................................................................................................. 67
4.1.5.Compuerta OR (O) ..................................................................................................................................................... 68
4.1.6.Compuerta NAND (NO Y) ....................................................................................................................................... 69
4.1.7.Compuerta NOR (NO O) .......................................................................................................................................... 69
4.1.8.Compuerta XOR (O Exclusivo) ............................................................................................................................. 70
4.1.9.Compuerta NXOR (NO O Exclusivo)................................................................................................................... 70
4.2.- Resumen Compuertas Lógicas. ......................................................................................................................... 71
4.3.- Implementación de una Función lógica. ....................................................................................................... 71
4.4.- Sistema Electrónico. .............................................................................................................................................. 74
4.5.- Formas Canónicas o Normales. ........................................................................................................................ 74
4.5.1.Primera forma Canónica. ........................................................................................................................................ 75
4.5.2.Segunda forma Canónica. ........................................................................................................................................ 77
4.5.3.Relación entre las formas canónicas y la tabla de verdad. ....................................................................... 79
4.6.- Planteamiento de un circuito lógico. .............................................................................................................. 81
4.7.- Minimización de funciones booleanas. ......................................................................................................... 81
4.7.1.Mapas de Karnaugh. .................................................................................................................................................. 82
4.7.2.Representaciones de funciones en mapas de Karnaugh. .......................................................................... 83
4.7.3.Simplificación de funciones usando Mapas de Karnaugh. ....................................................................... 84
4.8.- Procedimiento de diseño..................................................................................................................................... 88
4.8.1.Condiciones de cuidado. .......................................................................................................................................... 90
4.9.- Formas PS y Mapas de Karnaugh. ................................................................................................................... 91
Capítulo 5: Familias Lógicas ....................................................................................................................................................... 93
5.1.- Clasificación de las Familias Lógicas. ............................................................................................................. 95
Unidad Temática III: CIRCUITOS SECUENCIALES .............................................................................. 97
Capítulo 1: Funciones de Transición. ..................................................................................................................................... 98

iv
 1.1.- Función de Salida. ................................................................................................................................................... 99
1.2.- Función de Transición de estado. .................................................................................................................... 99
1.3.- Cronogramas. ........................................................................................................................................................... 99
Capítulo 2: Biestables. ................................................................................................................................................................ 100
2.1.- Tipos de Biestables. ............................................................................................................................................ 100
2.1.1.Biestables asíncronos (latches). ....................................................................................................................... 101
2.1.2.Biestables síncronos (flip-flops). ..................................................................................................................... 101
2.1.3.Biestables activados por nivel (de tensión). ............................................................................................... 102
2.1.4.Biestables activados por flanco. ........................................................................................................................ 102
2.2.- Biestables básicos (R-S, J-K, D, T). ................................................................................................................ 102
2.2.1.Latches tipo S y R (cerrojos). ............................................................................................................................. 103
2.2.2.Latches tipo S -R . .................................................................................................................................................... 104
2.2.3.Diagramas de tiempo y retardo en un Latch R-S. ...................................................................................... 106
2.2.4.Diagramas de tiempo y retardo con habilitación adicional. ................................................................. 107
2.2.5.Latch D. ........................................................................................................................................................................ 108
3.2.2.1.- Estructura del Cerrojo D. ............................................................................................................................... 108
Capítulo 3: Los Flip-Flop. .......................................................................................................................................................... 110
3.1.- La necesidad de reloj en los circuitos digitales. ..................................................................................... 110
3.2.- El Flip-Flop RS disparado por flanco. ......................................................................................................... 111
3.3.- El Flip-Flop JK. ....................................................................................................................................................... 112
3.3.1.Los Flip-Flop Maestro – Esclavo. ...................................................................................................................... 113
3.3.2.Los Flip-Flop JK disparados por borde. ......................................................................................................... 114
3.3.3.Entradas asincrónicas: Set y Clear. ................................................................................................................. 114
3.3.4.Uso de entradas síncronas y asíncronas. ...................................................................................................... 114
3.3.5.Algunas referencias comerciales de Flip-flops JK. El 74LS76A. .......................................................... 115
3.4.- El Flip-Flop T. ........................................................................................................................................................ 115
3.5.- El Flip-Flop D. ........................................................................................................................................................ 116
3.5.1.Algunas referencias comerciales del flip-flop D. El 74LS74. ................................................................ 116
Capítulo 4: Contadores Digitales. .......................................................................................................................................... 117
4.1.- Contadores de Rizado. ....................................................................................................................................... 117
4.1.1.Contadores sincrónicos. ....................................................................................................................................... 119
4.2.- Contadores binarios en circuito integrado............................................................................................... 119
4.2.1.Un contador binario de 4 bits. El 74LS93. .................................................................................................... 119
4.2.2.Un contador ascendente/descendente. El 74LS193. ............................................................................... 120
4.2.3.Contadores de división por N. ........................................................................................................................... 121
Capítulo 5: Registro de desplazamiento o corrimiento. .............................................................................................. 123
5.1.- Estudio de los registros de desplazamiento. ........................................................................................... 125
5.1.1.Estudio de los registros de desplazamiento Entrada Serie/Salida Serie. ....................................... 125
5.1.2.Estudio de los registros de desplazamiento Entrada Paralelo/Salida Serie. ................................ 127
5.1.3.Estudio de los registros de desplazamiento Entrada Paralelo/Salida Paralelo. ......................... 129
Capítulo 6: El temporizador 555 ........................................................................................................................................... 132
6.1.- Funcionamiento del Temporizador. ............................................................................................................ 132
6.2.- Diagrama en bloques del IC555. ................................................................................................................... 133
6.3.- Operación como monoestable. ...................................................................................................................... 135
6.4.- Operación como Biestable. .............................................................................................................................. 136
6.5.- Operación como Astable. .................................................................................................................................. 137
6.5.1.Ejemplo: simulación con CircuitLab. .............................................................................................................. 138
6.5.2.Ejemplo: simulación con MultiSim. ................................................................................................................. 139
6.6.- Oscilador controlado por tensión con IC 555. ........................................................................................ 140
6.6.1.Ejemplo: simulación con MultiSim. ................................................................................................................. 141
Capítulo 7: Multiplexores y Demultiplexores .................................................................................................................. 142
7.1.- Multiplexores. ........................................................................................................................................................ 142
v
 7.2.- Demultiplexores. .................................................................................................................................................. 146
Capítulo 8: Codificadores especiales. .................................................................................................................................. 148
Unidad Temática IV: RELÉS PROGRAMABLES ................................................................................... 151

vi
 Índice de Figuras.

Figura I-2: Amplificador No Inversor – Amplificador Inversor. ¡Error! Marcador no definido.

Figura I-4: Amplificador de Ganancia Infinita. 32
Figura I-5: Característica de transferencia del AO. 33
Figura I-6: Rango de Entrada uA741 y LM124. 33
Figura I-7: Amplificador con ancho de banda infinito. 34
Figura I-9: Etapas del AO. 35
Figura I-10: Etapas de entrada del LM124. ¡Error! Marcador no definido.
Figura I-11: Circuito equivalente para señales diferenciales. ¡Error! Marcador no definido.
Figura I-12: Circuito equivalente para pequeña señal. ¡Error! Marcador no definido.
Figura I-13: Rango de entrada en modo común del LM124. ¡Error! Marcador no definido.

vii
 Índice de Tablas

No se encuentran elementos de tabla de ilustraciones.

viii
 Contenidos de la Asignatura

Mapa Conceptual Unidades Temáticas (UT)

9
 Introducción

Objetivo de la Electrónica

La denominación de «electrónica» resulta equívoca, ya que no expresa ni la finalidad ni el objetivo

propio de esta materia, sino que alude a lo que utiliza: dispositivos basados en el comportamiento del
electrón. Es, pues, una nominación instrumental, pero no funcional ni finalista: dice lo que la electrónica usa
pero no indica lo que hace, ni sus objetivos propios.
La palabra electrónica pone de manifiesto el aprovechamiento de las propiedades de los electrones:
estas partículas son diminutas (10-12 cm), sus efectos son muy rápidos (300.000 Km/s) y llevan carga
eléctrica (capaces, por tanto, de ser portadores de señales eléctricas). Aprovechando tales propiedades, la
electrónica utiliza dispositivos (llamados electrónicos) conectados formando circuitos que operan con señales
eléctricas.
También las señales eléctricas presentan, de por sí, buenas propiedades: son fáciles de transmitir, de
detectar y medir, de amplificar, de transformar, de combinar entre sí,…Existe, además, una amplia diversidad
de transductores que realizan la transferencia entre otras magnitudes físicas y tensiones eléctricas (sensores)
y viceversa (efectores).
La electrónica emplea dispositivos electrónicos, los cuales actúan sobre señales eléctricas. Pero eso no
explica la finalidad propia de la electrónica, ni tampoco aclara el interés y la importancia de esta disciplina ni
su utilidad: pocas personas y pocas entidades adquirirían o usarían equipos electrónicos con el simple
objetivo o por el mero placer de manipular señales eléctricas.
Lo que realmente maneja la electrónica es información: las señales eléctricas interesan como
portadoras de información y la electrónica opera eficientemente con ellas en su finalidad propia de manejar la
información1.

Electricidad Electrónica

•Trabaja con •Trabaja con

Conductores. Semiconductores

Figura -1: Electricidad y Electrónica.

1 En la actualidad: El desarrollo de los circuitos integrados ha revolucionado los campos de las comunicaciones, la gestión de la
información y la informática. Los circuitos integrados han permitido reducir el tamaño de los dispositivos con el consiguiente descenso de
los costes de fabricación y de mantenimiento de los sistemas. Al mismo tiempo, ofrecen mayor velocidad y fiabilidad. Los relojes digitales,
las computadoras portátiles y los juegos electrónicos son sistemas basados en microprocesadores. Otro avance importante es la
digitalización de las señales de sonido, proceso en el cual la frecuencia y la amplitud de una señal de sonido se codifica digitalmente
mediante técnicas de muestreo adecuadas, es decir, técnicas para medir la amplitud de la señal a intervalos muy cortos. La música
grabada de forma digital, como la de los discos compactos, se caracteriza por una fidelidad que no era posible alcanzar con los métodos de
grabación directa.
La electrónica médica a llegado hasta a sistemas que pueden diferenciar aún más los órganos del cuerpo humano. Se han desarrollado
asimismo dispositivos que permiten ver los vasos sanguíneos y el sistema respiratorio. También la alta definición promete sustituir a
numerosos procesos fotográficos al eliminar la necesidad de utilizar plata.
La investigación actual dirigida a aumentar la velocidad y capacidad de las computadoras se centra sobre todo en la mejora de la
tecnología de los circuitos integrados y en el desarrollo de componentes de conmutación aún más rápidos. Se han construido circuitos
integrados a gran escala que contienen varios centenares de miles de componentes en un solo chip. Han llegado a fabricarse
computadoras que alcanzan altísimas velocidades en las cuales los semiconductores son reemplazados por circuitos superconductores
que utilizan las uniones de Josephson y que funcionan a temperaturas cercanas al cero absoluto.
10
 Áreas más representativas de la electrónica

Desde la perspectiva del desarrollo histórico de la electrónica, podemos identificar tres grandes áreas
de aplicación en el manejo de la información:

Telecomunicación.
•Enviar la información lejos, tanto en el espacio (comunicación por ondas) como en el tiempo
(almacenamiento de la información en un soporte material para reproducirla posteriormente).

Automatización.
•Utilizar la información para controlar procesos; para ello, aparte de las propias operaciones a
efectuar sobre la información, se necesitan sensores (capaces de convertir en señales eléctricas
las magnitudes físicas que afectan al proceso) y efectores (capaces de traducir las señales
eléctricas en acciones, en definitiva en otro tipo de magnitudes físicas).

Informatización.
•Procesar la información en sí misma para darle una nueva forma o para obtener nueva
información a través de combinar varias informaciones.

Figura I-2: Áreas representativas de la electrónica.

Estos tres ámbitos de actuación sobre la información coinciden con las tareas que la electrónica ha ido
abordando, sucesivamente, en su desarrollo a lo largo del siglo XX. También coinciden con las tres
especialidades de la ingeniería dedicadas a la electrónica: telecomunicaciones, electrónica industrial (control
de procesos) e informática.

Tratamiento de la información

La información es una componente de la actividad humana; es, probablemente, la componente más

intrínseca de la actividad del hombre. Junto con los materiales y la energía, la información está presente, como
parte integrante y necesaria, en las diversas acciones de los humanos (incluso podemos distinguir actuaciones
en las que no intervengan, externamente, los otros dos componentes, materia y energía, como es la simple
reflexión o pensamiento). Pero, además, materiales, energía e información representan escalones sucesivos en
la macrohistoria socio-económica del hombre.

Durante el proceso histórico del devenir humano, el hombre tuvo que ocuparse, en un primer y muy
prolongado período, de los materiales que satisficieran sus necesidades, que le permitieran sobrevivir y vivir
cada vez mejor, que le aportaran comodidades y, también, que le sirvieran para confeccionar útiles e
instrumentos que facilitasen y aumentasen la eficacia de sus acciones.

En segundo lugar, el hombre se preocupó de que «otros» trabajasen por él, de desarrollar formas de
complementar y de suplir su trabajo y su esfuerzo, hasta poder aprovechar las más diversas fuentes de
energía y disponer de mecanismos que permitieran utilizar la energía externa para obtener los productos y
servicios que le interesaban.
Un hito relevante de este proceso de aprovechamiento de la energía lo constituye la máquina de
vapor, que da lugar a un período histórico conocido como revolución industrial («mudanza en el estado de las
cosas» producida por la utilización eficaz de la energía en los procesos de producción).

11
 Hoy día, el hombre se encuentra con la posibilidad de utilizar recursos externos para manejar la
información, para transmitirla, recogerla y ampliarla y, también, para utilizar, en lugar del propio hombre, la
información. Lo que hasta hace poco parecía patrimonio específico del hombre, la captación, el procesamiento
y la utilización eficaz de informaciones complejas en forma versátil, ha pasado a ser también dominio de las
máquinas y de las técnicas.

Por ello nos encontramos en un nuevo período de «mudanza en el estado de las cosas» que podemos
nombrar como revolución informacional.
Precisamente, porque la información se ha «externalizado» del hombre, la hemos descubierto como
concepto significativo. Hasta ahora había pasado desapercibida como parte intrínseca y consustancial a la
actividad humana.

La información, como otros conceptos inherentes a la actividad del hombre (el tiempo y la energía),
se pone de manifiesto cuando se «exterioriza», cuando el hombre la ve fuera de sí, cuando la manejan las
máquinas.

La electrónica es, hoy por hoy, la base técnica más eficaz que dispone el hombre para manejar la
información y tal eficacia le viene de las propiedades de los electrones y de las buenas características de las
señales eléctricas: por ello, manejamos la información en forma de señales eléctricas y utilizamos para ello
dispositivos electrónicos.

Marco histórico

La electrónica ha ido abordando sucesivamente los tres grandes ámbitos de tareas de manejo de la
información antes descritos (telecomunicación, automatización e informatización) y lo ha hecho en el mismo
orden en que los hemos enumerado.

La electrónica emerge desde la electricidad que fue la gran protagonista de la física del siglo XIX. Los
precursores del mundo eléctrico (Ampere, Coulomb, Faraday, Gauss, Henry, Kirckoff, Ohm, Volta,…), muchos
de ellos a caballo entre los siglos XVIII y XIX, fueron sentando las bases de la electricidad y el magnetismo y las
tradujeron en multitud de leyes parciales.
A partir de estos conocimientos dispersos, Maxwell realiza una gran síntesis unificadora, el
electromagnetismo (1868), en la cual, al entrelazar la electricidad con el magnetismo, aparece un fenómeno
novedoso: las ondas electromagnéticas. Dieciocho años más tarde (1886), Herz logra producir y detectar
dichas ondas en su laboratorio y, muy pronto, Marconi las aprovecha para la comunicación sin cable.

Son tiempos en que ya se había desarrollado la comunicación a distancia (telégrafo: Morse, 1837, y
teléfono: Bell, 1876) y la conservación del sonido en soporte material (gramófono: Edison, 1877).

La electricidad había ofrecido tres tipos de recursos tecnológicos: una energía fácilmente
transportable, nuevas y mejores máquinas y la comunicación a gran distancia a través de cable.

La búsqueda de comunicación a distancia sin cable condujo a la electrónica; en los albores del siglo XX
(1901) Marconi logra que sus mensajes de puntos y rayas (código morse) crucen el atlántico y Auvrey (1906)
consigue modular las ondas, de forma que el sonido cabalgue sobre ellas.

La electrónica aparece cuando Lee de Forest introduce el primer dispositivo amplificador: el tríodo (1907).
Las experiencias anteriores de telecomunicación (relacionadas con el telégrafo inalámbrico) estaban
«pidiendo a gritos» un buen amplificador de señales: de la energía que el emisor lanza en todas las direcciones
(ya de por sí pequeña) la parte que recoge un receptor lejano es mínima; poder amplificar la energía recibida
modifica cualitativamente la eficiencia de la transmisión.

Lee de Forest aporta un dispositivo que, aprovechando el comportamiento de los electrones, sirve
para amplificar señales eléctricas, iniciando la electrónica de válvulas cuya aplicación y desarrollo ocupa la

12
primera mitad del siglo XX. Una década después (Pittsburg 1921), la radiodifusión comienza sus primeros
pasos y pronto proliferarían las emisoras de radio y los receptores radiofónicos serían de uso común en los
países desarrollados.

Conviene resaltar estos aspectos que, desde el principio, distinguen a la electrónica: su carácter
aplicado (no es una disciplina teórica o de investigación sino de manejo efectivo de la información), la rápida
difusión de sus productos, su relación directa con la gente (con las personas comunes, más allá de los
profesionales o especialistas) y, con ello, su influencia en la vida cotidiana.
Un nuevo rasgo entra en escena y acelera el desarrollo y la utilidad de la electrónica en la segunda
mitad del siglo XX: un continuado proceso de miniaturización.

En 1949 los trabajos del equipo científico de la Bell Telephone condujeron a la fabricación del primer
transistor, reduciendo el tamaño del dispositivo amplificador en un factor cercano a 100.

Con el transistor comienza un proceso continuo de reducción de la electrónica: todo se hace más
pequeño, más corto, más rápido: Se reduce no sólo el tamaño, sino también el consumo y el coste; también se
hace más pequeño el tiempo de respuesta de los circuitos (con lo cual trabajan mucho más rápido y mejor), el
tiempo de desarrollo de los sistemas (desde que se tiene una idea funcional hasta que el equipo está
disponible) y el tiempo de su difusión pública (de su utilización por la gente).

Este proceso de miniaturización ha continuado en la década de los 60 con el desarrollo de los

circuitos integrados, cuya densidad de integración ha ido progresivamente en aumento. Ello ha permitido
construir y poner rápidamente en nuestras manos sistemas electrónicos cada vez más complejos y potentes,
de tamaño, consumo y costes muy reducidos.

A la electrónica la minimización «le viene de familia» (el electrón es diminuto y muy veloz, en cuanto
a sus efectos) y el resultado es que, al hacerse tan pequeña y tan rápida, la electrónica se ha metido por todos
los rincones de nuestra vida y de nuestra sociedad y ha promovido esa «mudanza en el estado de las cosas»
que caracteriza nuestro presente: la revolución informacional.

La electrónica de la primera mitad del siglo XX se dedicó a la telecomunicación, en su doble aspecto: espacial y
temporal; desarrolló la radiodifusión y la grabación del sonido (en discos mecánicos, cintas magnéticas y
bandas ópticas de las películas sonoras), mejoró ampliamente la telefonía e inició la transmisión de imágenes
(televisión).

A partir de los años 40, la electrónica aborda el control de procesos. Los intereses bélicos, en torno a
la segunda guerra mundial impulsaron la investigación y desarrollo de sistemas electrónicos de control (para
control de tiro y, también, para localización de aviones por medio del radar).

La penetración en la industria de los sistemas de control electrónicos se ve favorecida por la

introducción de dispositivos electrónicos de control de energía (tiristores y triacs) y por la posibilidad de
abordar tareas complejas gracias a los circuitos integrados; de forma que, a partir de los años 70, la
electrónica pasa a controlar todo tipo de proceso industrial y, desde los años 80, se incorpora masivamente
dentro de los productos resultantes de la fabricación industrial.

A la vez, en esta segunda mitad del siglo XX, muy poquito a poco al principio pero de forma
espectacular en el último cuarto de siglo, la electrónica ha ido asumiendo otra vertiente más abstracta y
genérica: operar con la información en sí misma, representarla y manejarla a través de símbolos, lo que hoy en
día entendemos por procesar la información.

13
 El camino hacia la informatización lo habían abierto dos precursores distantes entre sí:

Figura I-3: Precursores de la informatización.

Sobre las bases conceptuales que establecen Boole y Shannon se edifica la electrónica digital (soporte
instrumental del procesamiento de la información), que alcanzará su mayoría de edad en los años 70, cuando
los circuitos integrados permitan configurar sistemas informáticos potentes y reducir su coste, hasta llegar
(en los años 80) al microprocesador que hace viables los computadores personales.

Pero la electrónica propia de la informatización (la electrónica digital) no se limita a la configuración

de sistemas propiamente informáticos sino que, desde sus inicios, se dedica también al control de procesos y,
en buena medida, desplaza a la electrónica anterior (analógica).

El microprocesador resuelve muy eficazmente el control de procesos industriales y la integración de

circuitos de aplicación específica (ASICs) permite miniaturizar controles sumamente sofisticados para el
interior de los productos fabricados en tales procesos.
Asimismo, hoy en día, la electrónica digital ha invadido y renovado el ámbito de las comunicaciones y
los sistemas digitales han abierto nuevas alternativas (con extraordinarias prestaciones) en cuanto a
almacenamiento de sonido e imagen, en cuanto a telefonía por microondas y, también, en radio y televisión.

Electrónica análoga y digital

Las señales eléctricas son el soporte material de la información; según la manera de codificar la
información (de representarla en forma de señales eléctricas) aparecen dos tipos de electrónica: la analógica y
la digital.

Figura I-4: Lo análogo frete a lo digital.

Tomemos el ejemplo de un termómetro analógico y otro digital; el primero representa la

temperatura mediante una columna de mercurio (a mayor temperatura mayor longitud de la columna), en
cambio el digital proporciona unos signos numéricos (que es preciso interpretar por referencia a un
determinado código). Si observamos que la columna de mercurio ha aumentado, sabemos que ha subido la
temperatura; en cambio, entre una indicación digital de 19° y otra de 23° no es obvio cuál de ellas indica
mayor temperatura (solamente la interpretación de los símbolos, a través del código numérico, permite
resolver la comparación).

14
 Electrónica análoga

La electrónica analógica representa los valores de una magnitud física mediante una tensión, a través
de una relación de proporcionalidad V(t) = k.M(t); se utiliza una sola tensión, una constante de
proporcionalidad relaciona la tensión con el valor que representa y el rango de valores de la tensión es
continuo, entre dos valores extremos Vmáx y Vmín.

Para trasladar el valor de la magnitud física a la correspondiente tensión se necesita un sensor

adecuado (transductor magnitud física -> señal eléctrica).

El dispositivo básico de la electrónica analógica es el amplificador, el cual suministra una tensión de

salida proporcional a la tensión de entrada Vo = a.Vi, a expensas de recibir una energía eléctrica desde una
fuente de alimentación VCC.

Figura I-5: Esquema básico de señal análoga.

El amplificador se construye con dispositivos amplificadores (triodos o transistores), enmarcados en

un circuito de polarización (ubicación en el punto de operación adecuado para que reciban la energía de la
fuente de alimentación).

Pueden diseñarse muy diversas etapas amplificadoras (de tensión, de intensidad o de ambas) y, con
ellas, puede construirse un amplificador de muy alta ganancia y características ideales, el amplificador
operacional, que permite configurar bloques correspondientes a operaciones aritméticas (sumadores,
restadores, comparadores, integradores, derivadores,…); tales bloques constituyen los módulos básicos para
el control de procesos (automatización).

Asimismo, razonando en el espectro de frecuencias, con la correspondiente ayuda de condensadores y

bobinas, las etapas amplificadoras pueden transformarse en filtros, sintonizadores, demoduladores,
moduladores, amplificadores de antena,… que son los módulos básicos para la comunicación por ondas
(telecomunicación).

Las matemáticas propias de la electrónica analógica son las que corresponden a la proporcionalidad,
las operaciones lineales (suma, resta, producto por una constante, derivada, integral). Más específicamente, el
control de procesos se basa conceptualmente en la realimentación y en la teoría derivada de ella que recibe el
nombre de regulación automática, mientras que la telecomunicación utiliza el dominio de la frecuencia,
apoyándose en la descomposición en serie de Fourier (espectro de frecuencias).

Figura I-6: Esquema básico de circuito análogo.

15
 Electrónica Digital

Los sistemas digitales representan cada valor de una magnitud física mediante un conjunto de dígitos
o cifras, cada uno de los cuales admite varias posibilidades o símbolos. Por ejemplo, en el sistema de
numeración decimal, cada dígito tiene diez posibilidades (0, 1, 2, 3, 4, 5, 6, 7, 8 y 9).
La electrónica digital es binaria, es decir, cada dígito admite solamente dos posibilidades, que solemos
expresar con los símbolos 0 y 1 (también, con los símbolos L y H), de forma que el sistema de numeración que
le es propio es el sistema de base 2 (binario).
Para trasladar el valor de la magnitud a la correspondiente representación digital es preciso utilizar el
sensor que transforma la magnitud en tensión analógica, seguido de un conversor analógico-digital que
aplique el correspondiente código.
Por ejemplo, un sensor de temperatura aplicado a una temperatura de 17° puede proporcionar una
tensión de 4,25 V (factor de proporcionalidad 1/4) y el conversor analógico-digital debe transformar dicha
tensión en 10001 (que corresponde al número 17 en binario), que, en realidad, serán cinco tensiones en los
terminales de salida del conversor: 5V 0V 0V 0V 5V.
El dispositivo básico de la electrónica digital es el conmutador o interruptor (con dos estados: abierto
≡ no conduce y cerrado ≡ conduce).

Figura I-7: Conmutador.

Al igual que en el caso del amplificador, el interruptor puede construirse con transistores (también
podría hacerse con triodos); para amplificadores se utiliza la zona lineal de operación del transistor mientras
que para interruptores se emplean los extremos de dicha zona: corte (I = 0) y saturación (V = 0).

Con interruptores (transistores) se construyen

puertas lógicas (capaces de efectuar operaciones booleanas
individuales) y agrupando dichas puertas se configuran La electrónica digital representa los
funciones booleanas que son la base relacional de las valores de una magnitud física
variables digitales. Determinados conjuntos de funciones mediante m señales eléctricas, cada
booleanas de utilidad general se agrupan en bloques una de las cuales admite solamente
combinacionales que, junto con los bloques con memoria dos valores de tensión que
(biestables, registros y contadores) constituyen los corresponden a los símbolos 0 y 1;
módulos básicos para el diseño digital. Los biestables para expresar un solo valor de la
provienen de establecer realimentación dentro de una magnitud se necesitan m señales, la
función booleana y con ellos se configuran los registros y los relación se establece mediante un
contadores. proceso abstracto de codificación y el
rango de cada señal es discontinuo,
En definitiva, todo en los sistemas digitales son reducido a dos únicos valores Vmáx y
funciones boleanas, las cuales se componen de conjuntos de Vmín (por ejemplo, 0V y 5V).
puertas lógicas, construidas con interruptores.

Por ello, la matemática propia de la electrónica

digital es el álgebra de Boole: las funciones booleanas expresadas como combinación de operaciones del
álgebra booleana.

Complementariamente, los grafos de estado son una herramienta auxiliar apropiada para describir el
comportamiento de los circuitos digitales con memoria.

16
 Lo análogo frente a lo simbólico

El nombre de «analógica»

•Deriva de que la representación (de la magnitud física en tensión eléctrica) se hace «por
analogía»: los valores de la señal eléctrica son «análogos en cantidad» a los de la magnitud
física: hay una relación directa en términos de cantidad, una relación de proporcionalidad.

El nombre de «digital»

•Viene de que utiliza dígitos: representa la información mediante «palabras» formadas por
varios dígitos, a través de una codificación: es una representación simbólica que requiere un
proceso de abstracción.

Figura I-8: Lo análogo frente a lo simbólico.

Un sensor adecuado transforma directamente la correspondiente magnitud física en tensión eléctrica

analógica, pero se requiere una codificación posterior para que la señal resultante de la medida sea trasladada
a la palabra binaria (al conjunto de señales) que corresponde a su representación digital2. Por medio hay un
código que establece la relación entre cada símbolo y la cantidad de tensión analógica que representa,
cantidad que, además, depende de la posición del símbolo en la palabra binaria (cada dígito presenta diferente
valor relativo).

Es indudable que se asume una complicación, un esfuerzo adicional, al pasar de la representación

analógica a la digital. En la utilización digital de símbolos hay un esfuerzo intermedio importante que no
resulta obvio: la representación en dígitos requiere una transformación cualitativa, una conversión abstracta
en símbolos que, según el lugar que ocupan, representan cantidades diferentes.

Figura I-9: señales digitales y análogas,

Ventajas de la digitalización

2 Electrónica Digital: La electrónica digital es una parte de la electrónica que se encarga del estudio de sistemas electrónicos en los cuales la

información está codificada en dos únicos estados. A dichos estados se les puede llamar "verdadero" o "falso", o más comúnmente 1 y 0. Electrónicamente se
les asigna a cada uno un voltaje o rango de voltaje determinado, a los que se les denomina niveles lógicos, típicos en toda señal digital. Se diferencia de la
electrónica analógica en que, para la electrónica digital un valor de voltaje codifica uno de estos dos estados, mientras que para la electrónica analógica hay
una infinidad de estados de información que codificar según el valor del voltaje. Esta particularidad permite que usando Álgebra de Boole y un sistema de
numeración binario se puedan realizar complejas operaciones lógicas o aritméticas sobre las señales de entrada, muy costosas de hacer empleando métodos
analógicos. La electrónica digital ha alcanzado una gran importancia debido a que es utilizada para realizar autómatas y por ser la piedra angular de los
sistemas microprogramados como son los ordenadores o computadoras.
Ref: http://es.wikipedia.org/wiki/Electr%C3%B3nica_digital

17
 Precisión

•Los valores, una vez expresados en símbolos, están claramente identificados con absoluta
precisión; en cuanto a tensiones analógicas, al utilizar éstas todo el rango de valores de tensión
(entre dos extremos), dos valores próximos tendrán dificultades para diferenciarse mientras que,
en el caso digital, corresponderán a dos palabras binarias diferentes (y su expresión en tensiones
empleará para cada dígito dos valores distantes).

Fortaleza frente a perturbaciones (frente al ruido electromagnético)

•Las tensiones digitales utilizadas corresponderán a dos valores distantes (por ejemplo 0V y 5V)
mientras que las tensiones analógicas recorren todo el rango de valores (entre 0V y 5V), de forma
que la más mínima perturbación modificará el valor que representan.

Fortaleza frente a derivas o faltas de precisión de los circuitos

•Al operar con las señales eléctricas cualquier etapa analógica causará un cierto grado de error
(una mínima desviación de tensión o un pequeño fallo de precisión) que, al actuar en un rango
continuo supondrá un error en el valor de la magnitud resultante; la separación entre los valores
de tensión que corresponden al 0 y al 1 digitales anula el efecto de tales desviaciones.

Capacidad de cálculo

•La representación simbólica permite utilizar los mecanismos de cálculo propios del
correspondiente sistema de numeración (en el caso digital, el cálculo en el sistema binario).

Capacidad de razonamiento (de combinar proposiciones):

•El razonamiento es propio de la representación simbólica y de la combinación de símbolos (a

través de las reglas de la lógica).

Figura I-10: Ventajas de la digitalización.

Por ejemplo, utilizando el intervalo de 0 a 5 V para representar analógicamente las temperaturas de 0

a 100°, sendas temperaturas de 19° y 20° corresponderán a valores de tensión de 0,95 V y 1,00 V, que resultan
muy próximos entre sí, mientras que sus palabras digitales serán 10011 y 10100, claramente diferentes, y el
conjunto de tensiones que corresponde a su representación digital serán, respectivamente: 5V 0V 0V 5V 5V y
5V 0V 5V 0V 0V.

La electrónica digital.

• Al trasladarnos al mundo de los símbolos, aporta precisión y fortaleza y nos

transfiere al plano de lo abstracto que es el ámbito del cálculo y del
razonamiento.

18
 Unidad Temática I: El Amplificador Operacional (AO).

Capítulo 1: El Amplificador Diferencial (AD).

El amplificador diferencial (AD) es un circuito pensado para amplificar la diferencia de dos señales.

V1 _ V0
V2 AD
+

Si se supone el AD representado por el bloque de la figura, donde se identifican dos entradas

bipolares, una de ellas definida como inversora (-) y la otra como no inversora (+), y una salida Vo, todas ellas
referidas a una masa común, y se excitan las entradas con dos señales cualesquiera (V 1 y V2), es posible
diferenciar:

 una señal de entrada diferencial (ViD) definida como la diferencia entre la señal aplicada a la
entrada inversora, Vi (-) y la señal aplicada a la entrada no inversora, Vi (+):

ViD= Vi (-) - Vi (+) = V1- V2

 una señal de entrada a modo común (ViC) definida como la semisuma de las dos entradas:

( )+ (+) 1 2
= =
2 2

en consecuencia, es posible expresar:

= + =

19
 Si el circuito es lineal, la salida (Vo) puede expresarse también en función de dos componentes, una a
modo común (VoC) y otra a modo diferencial (VoD):

= + =| | +
donde:
AvDS: ganancia a modo diferencial simple, o sea, la relación entre la salida y la entrada diferencial, cuando la
excitación a modo común es nula.
| |=| |

AvC: ganancia a modo común, relación entre la salida y la entrada a modo común cuando ésta es la única
excitación del circuito.
=

El amplificador diferencial ideal es aquel que a la salida tiene sólo presente la componente diferencial,
o sea que rechaza las señales a modo común (ganancia a modo común nula) amplificando sólo las señales a
modo diferencial.

Se define un factor de mérito para el amplificador diferencial que evalúa la capacidad de rechazo del
circuito a las señales a modo común frente a la capacidad de amplificar las señales a modo diferencial, el factor
de rechazo que es la relación entre la ganancia a modo diferencial y la ganancia a modo común. Normalmente
se expresa en decibeles.

= =

Capítulo 2: El Amplificador Operacional Ideal.

La idea que subyace tras el desarrollo del amplificador operacional es la de poder construir
amplificadores con una ganancia precisa. La precisión deseada se obtiene gracias a la realimentación negativa
que hace que las características del circuito amplificador dependan sólo de los valores de los componentes
pasivos (resistencias y condensadores) y no dependan apreciablemente del amplificador operacional
utilizado.
Un amplificador operacional (A.O. también op-amp), es un amplificador que permite excursiones
tanto por arriba como por debajo del punto de referencia que se considere. Se caracteriza especialmente
porque su respuesta en: frecuencia, cambio de fase y alta ganancia que se determina por la realimentación
introducida externamente.
Este es el símbolo:

20
 Las señales de entrada común o diferencial pueden ser alternas o continuas.

El AO se puede visualizar simplemente como una caja con sus terminales de entrada y salida,
ignorando que hay dentro de dicha caja. Por su concepción, presenta una alta impedancia (Z) de entrada y
muy baja de salida.

 Este modelo lo muestra como una fuente de

tensión controlada por tensión.

 Ésta sería una versión de AO idealizado, con un

dispositivo de acoplamiento directo con la entrada
diferencial, y un único terminal de salida.

 El AO sólo responde a la diferencia de tensión

entre los dos terminales de entrada, y no a su
potencia común.

Dato Importante: en un AO ideal:

Rin es infinita – Ro es nula – A es infinita
Vo=A*Vi Vi=V2-V1

21
 El encapsulado más común es de 8 pines:

2.1.- Funcionamiento interno.

Si la tensión de V1 aumenta, la corriente del emisor del transistor Q1

aumenta, causando una caída de tensión en Re. Si la tensión de V2 se
mantiene constante, la tensión entre base y emisor del transistor Q2
disminuye, reduciéndose también la corriente de emisor del
mismo transistor. Esto causa que la tensión de colector de Q2 (Vout+)
aumente.
La entrada V1 es la entrada no inversora de un amplificador
operacional. Del mismo modo cuando la tensión en V2 aumenta,
también aumenta la corriente de colector del transistor Q2, causando
que la tensión de colector del mismo transistor disminuya, (Vout+)
disminuye.
La entrada V2 es la entrada inversora del amplificador
operacional. Si el valor de la resistencia Re fuera muy grande, obligaría a
la suma de las corrientes de emisor de los transistor Q1 y Q2, a
mantenerse constante, comportándose como una fuente de corriente.
-Vee Entonces, al aumentar la corriente de colector de un transistor,
disminuirá la corriente de colector del otro transistor. Por eso cuando la
tensión V1 crece, la tensión en V2 decrece.

Vi +
Ao Vo
_
Dato Importante:
Región de trabajo  Vcc ≤ Vout ≤ Vee
β

Así, en el circuito de la figura tenemos un amplificador diferencial de ganancia elevada, A0,

realimentado mediante una red de elementos pasivos (típicamente un divisor de tensión basado en
resistencias), que hace que la tensión en la entrada negativa del amplificador sea βv0 (con β < 1). Podemos
escribir entonces:
= ( )
y despejando vO / vI, obtenemos:
1
=
1
( + )

En esta ecuación vemos que si A0 es grande la ganancia del circuito realimentado va a depender muy
poco de A0. Si hacemos A0 →∞ tenemos vO/vI →1/β, donde vemos que la ganancia del circuito es el inverso de
la atenuación de la red de realimentación.

22
 Otro resultado interesante es que si A0 es infinito, pero vO no lo es, forzosamente la tensión en la
entrada del amplificador diferencial debe ser 0, esto implica que vI+ = vI- , o lo que es lo mismo: existe una
“conexión virtual” entre las dos entradas del amplificador diferencial. Con “conexión virtual” queremos
destacar el hecho de que las dos entradas tienen la misma tensión, aunque no puede circular corriente entre
ellas. Esta característica es una gran ayuda a la hora de analizar circuitos con amplificadores operacionales.

En resumen, un amplificador operacional va a ser un amplificador de tensión diferencial con una

ganancia muy elevada que se va a utilizar siempre con realimentación negativa.

Un amplificador operacional ideal (en el supuesto de que existiese) tendrá las siguientes características:

Parámetro Valor
Ganancia de tensión A A ∞
Tensión de salida Máxima Vout max ±Vcc
Ancho de Banda BW∞
Impedancia de entrada Zin∞
Impedancia de Salida Zout0
Rechazo del modo común ∞
Offset (V1=V2=0) Voffset =0

Obviamente, los amplificadores operacionales reales no tienen los valores de parámetros que se
muestran en la tabla, aunque se aproximan a ellos en mayor o menor medida. Los efectos que pueden tener en
los circuitos los valores no ideales de los amplificadores operacionales reales se estudiarán más adelante y
serán una parte importante del capítulo.

Capítulo 3: Circuitos básicos con amplificadores operacionales ideales

3.1.- Amplificador Diferencial.

El amplificador operacional en modo diferencial con ganancia controlada, o también conocido como
amplificador diferencial, amplifica la diferencia entre las dos entradas de voltaje. La no inversora menos la
inversora. La ventaja del amplificador diferencial es que rechaza el ruido en modo común. En este caso, la
salida está en función a una ganancia, la cual es proporcional a la relación de resistencias. Recuerda que
puedes aplicar estos diseños con los amplificadores LM741, LM324, LM358, entre otros.

En primer lugar, vamos a considerar las

configuraciones de amplificación inversora y no
inversora. Estas configuraciones en función a los
arreglos básicos de un amplificador operacional. Vemos
en la siguiente figura que podemos tomar cada una de
las entradas como cada caso de configuración. Notese
que a través del teorema de superposición, podemos
simplemente sumar los dos voltajes de salida lo que nos
daría la ecuación final del sistema.

23
 Simplificando el Amplificador Diferencial y considerando por el teorema de superposición
Vo=Vo1+Vo2. Tomando para cada entrada con la otra aterrizada a GND.

En primer lugar analizamos el primer caso. La configuración de amplificador inversor de ganancia

controlada. Para este tenemos la siguiente expresión.

2
1= 1
1

En el siguiente caso, tenemos la configuración no inversora, pero en este caso vemos que la entrada
esta en función a Vx, por lo que la ecuación nos quedaría de la siguiente manera:

2
2 = (1 + )
1

En donde
4
= 2
3+ 4

Sustituyendo, nos queda;

2 4
2 = (1 + ) 2
1 3+ 4

En donde, tomamos la consideración para una simplificación de que las relaciones de las resistencias
R4/R3 sea igual a R2/R1. Además también re-acomodamos el termino del divisor de voltaje (dividimos entre
R3) y nos queda de la siguiente forma.

4
2 3 ) 2
2 = (1 + ) (
1 4
1+
3
Igualando nuestra expresión de simplificación a una variable temporal «a» tenemos que:

4 2
= =
3 1

Sustituyendo las ecuaciones previas en la siguiente expresión, podemos determinar el valor del
voltaje de salida, tenemos entonces que:

= 1+ 2
= 1 + (1 + ) ( ) 2
1+

24
 Simplificando nos queda:

= 1+ 2= ( 2 1)

Y regresando el término de «a» a su valor en resistencias tenemos que:

2
=( )( 2 1)
1

3.1.1. Ejemplo Amplificador Diferencial.

Un sistema nos proporciona a través de sus terminales un voltaje de 2V y 2.2V respecto a GND. Si
consideramos que esta es la variación máxima de este sistema y queremos medirla con el ADC de algún
microcontrolador o tarjeta tipo Arduino, tenemos que acondicionar la señal. Para esto, sabemos
primeramente que el ADC de un microcontrolador es de 5V (típicamente), por lo tanto tenemos que igualar a
que la diferencia máxima de nuestro sistema sea de 5V respecto a tierra. Para esto primero consideramos el
voltaje de la entrada diferencial. Considerando que:

V1 = 2V V2 = 2.2V

Por lo tanto, la diferencia de voltaje es:

V = V1 V2 = 2V 2.2V = .2V

Entonces teniendo ya el valor de la diferencia podemos determinar el valor de ganancia de nuestro

sistema. Este valor de ganancia, seria para que la salida del amplificador diferencia de 5V. Proponemos un
valor de resistencia, en este caso el R1, lo vamos a ajustar a 10K Ohms. Por lo tanto consideramos el caso de
salida máximo donde nos da que:

2 2
=( )( 2 1) = ( ) ( .2 ) = 5
1 1

Despejando R2:
5 1
2= = 25
.2

Luego calculamos para otros voltajes de entrada: V2=2.1V y V2=2.05V, manteniendo V1=2V:

2
=( )( 2 1)
1

25
=( ) (2.1 2 ) = 2.5
1

25
=( ) (2. 5 2 ) = 1.25
1

25
3.1.2. Simulación del Amplificador Operacional.

Caso 1: con V2=2.2V

Caso 2: con V2=2.1V

Caso 3: con V2=2.05V

26
3.1.3. Simulación en Multisim.

Realizar simulación para los otros casos.

27
3.2.- Amplificador No Inversor

La conexión virtual entre las entradas positiva y negativa del AO fuerza que la tensión Vi coincida con
la de la salida del divisor de tensión formado por R1 y R2. Tenemos entonces:

Vi + 1 1
Conexión
Ao Vo = = =
Virtual
_ 1+ 2 1+ 2
Vi
y despejando obtenemos:
R2 1
= (1 + )
2
R1
Vemos que la ganancia del circuito es siempre positiva (no se cambia la fase de la
señal de entrada) y es mayor que 1.

Un caso particular se tiene cuando R2= y R1=∞, lo que resulta en el amplificador seguidor (también
llamado buffer) de la figura:

Vi +
Conexión
Virtual Ao Vo=Vi
Vi
_

La ganancia en este caso es la unidad, VO/VI =1, al igual que el factor de realimentación, β=1.
La impedancia de entrada de estos circuitos es infinita ya que por la entrada positiva del AO ideal no
puede circular ninguna corriente (iI = 0).

3.2.1. Ventajas y desventajas.

La señal de salida se obtiene sin inversión de fase.

El valor de impedancia de la entrada en el amplificador no inversor es
alto en comparación con el valor de impedancia de la entrada en el
amplificador inversor.
La ganancia de voltaje en este amplificador es variable.
Se puede obtener una mejor adaptación de la impedancia con estos
amplificadores.
Tiene una ganancia de voltaje positiva.

Se utilizan más etapas en función del requisito de lograr la ganancia

deseada.
En base a los respectivos amplificadores elegidos, la entrada y la
resistencia de salida varían.

28
3.2.2. Simulación de circuito No Inversor.

3.2.3. Conexionado (Fritzing)

29
3.3.- Amplificador inversor

En este caso la conexión virtual entre las entradas del

+ AO hace que la tensión en la entrada negativa sea 0 (tierra
Conexión
Ao Vo virtual).
Virtual
_
Li Podemos entonces obtener fácilmente la corriente en
la resistencia R1, que será: iI=vI/R1. Esta corriente es la misma
R1 R2 que circula por R2, ya que por la entrada negativa del AO no
Vi puede circular ninguna corriente. La tensión en la salida será
0V
por lo tanto vO=0 - iIR2, lo que nos da:
Tierra 2
Virtual =
1

Donde vemos que la ganancia es negativa (cambio de fase de 180°) y podría ser menor que 1 en valor
absoluto. En este circuito el factor de realimentación β sigue siendo el del divisor de tensión formado por R1 y
R2:
2 1 1
= + = + =
2+ 1 1+ 2 1+ 2

Por lo tanto, vemos que en este amplificador la ganancia (en valor absoluto) no coincide con el
inverso del factor de realimentación, aunque se aproxima cuando R2 >> R1. Este detalle podrá tener su
importancia cuando se estudie la respuesta en frecuencia del amplificador y su estabilidad.
La impedancia de entrada no es infinita ya que circula una corriente iI desde la entrada, lo que da: ZI =
R1.

3.3.1. Ventajas y desventajas.

El factor de ganancia de estos amplificadores es muy alto.

La salida generada estará desfasada con la señal de
entrada aplicada.
Los valores potenciales tanto en el terminal inversor
como en el no inversor se mantienen en cero .

La ganancia es alta, pero la retroalimentación que se sigue

debe mantenerse estable para que sea menos
distorsionante.
La señal de entrada aplicada no debe contener ruido
porque un valor pequeño aplicado puede multiplicar y
reflejarse en la salida .

30
3.3.2. Simulación de circuito Inversor.

3.3.3. Conexionado (Fritzing)

31
Capítulo 4: El Amplificador operacional Real (no idealidades I)

El amplificador operacional ideal no deja de ser un modelo matemático sin equivalente físico. Los A. O.
reales tienen unos valores para sus parámetros que no son ni infinito ni cero, y esto puede hacer que el
comportamiento de los circuitos se aleje del esperado cuando se consideraba un AO ideal. Veamos a
continuación una primera serie de efectos no ideales del AO real y cómo dichos efectos afectan a los circuitos.
Pospondremos el resto de los efectos no ideales hasta después de estudiar la estructura interna del AO.

4.1.- Ganancia infinita.

Vi +
Ao Vo
_

Figura I-1: Amplificador de Ganancia Infinita.

Si el amplificador de la figura tiene una ganancia, A0 , infinita, habíamos visto que daba lugar a una
tensión en la salida:
1
=
1
( + )

Si el amplificador fuese ideal, la ganancia del circuito sería 1/β. Luego, el error relativo debido a la
ganancia infinita del AO será:
1 1
1
| | ( + ) 1 1 |
= = = =
| 1 +1

Los AO reales tienen ganancias del orden de 103 a 105, de modo que el error relativo puede ser muy
pequeño, especialmente cuando la ganancia del circuito realimentado es pequeña.

4.2.- Impedancias de entrada y de salida

La impedancia de entrada de los AO basados en transistores bipolares suele ser del orden de 10 5 a 106
, mientras que si en la entrada los transistores son de tipo FET la impedancia de entrada es mucho mayor
(109 a 1011 ). Con estos valores la corriente en las entradas del AO se puede despreciar en la mayoría de los
casos.

La impedancia de salida del AO limita la potencia que se puede entregar a una carga. Típicamente, en
los AO normales, la impedancia de salida es del orden de 10 2 , lo que limita la potencia de salida a valores
bastante inferiores al watt. (Hay amplificadores capaces de entregar mucha más potencia, como el LM12:
80W).

32
4.3.- Rango de salida limitado

Vcc Vcc V0
Saturación

Vi+ + Rango de Salida 0 (Vi+ - Vi-)

Ao Vo=Vi (zona no lineal)
Vi- _
Saturación
Vee
Vee

Figura I-2: Característica de transferencia del AO.

Un aspecto que muchas veces se pasa por alto es el hecho de que la tensión en la salida del AO tiene
que estar acotada dentro de ciertos límites. En la figura se muestra la característica de transferencia del AO en
lazo abierto donde se puede ver que la zona de funcionamiento lineal está comprendida entre las tensiones de
alimentación VCC y VEE. Típicamente la salida del AO se satura unos 2V antes de alcanzar VCC o VEE, si bien este
valor depende del modelo concreto de amplificador.

Cuando en un circuito realimentado el AO se satura desaparece la realimentación negativa (la tensión

que llega a la entrada negativa es constante, no depende de vI ) y se rompe la conexión virtual entre las
entradas (vI+ ≠vI -).

1.2.4. Rango de entrada en modo común limitado

La conexión virtual entre las entradas del AO hace que la tensión diferencial en la entrada sea 0 (o al
menos muy pequeña). Sin embargo la tensión en modo común (el promedio de la tensión en las entradas: vICM
=(vI++ vI -)=2) podría a priori tomar cualquier valor. En la práctica el rango de tensiones de modo común
válidas está comprendido entre las tensiones de alimentación VCC y VEE.
En algunos AO este rango puede llegar a incluir VEE y en otros VCC, pero nunca se pueden superar las
tensiones de alimentación por un gran margen. Por poner un ejemplo, el AO uA741 tiene un rango de entrada
en modo común que va desde VEE +2,3V hasta VCC -0,2V.

uA741 LM124
Vcc=12V Vcc=12V

Vcc -1.6V
+
Ao V0(>0)
_ Rango de Entrada Rango de Entrada
R1 (modo común) (modo común)

Vcc Vee +2.3V

R1 R2
Vi(<0) Vee=0 Vee=0
Vee -0.5V

Figura I-3: Rango de Entrada uA741 y LM124.

En la figura se muestra un ejemplo en el que la especificación del rango de entrada en modo común
del AO tiene mucha relevancia. En el circuito de la figura la alimentación VEE del operacional se ha conectado a
tierra. La tensión del modo común en la entrada es también de 0V, ya que la entrada positiva está conectada a
tierra. Si como operacional utilizamos un uA741 no tenemos la tensión del modo común dentro del rango
permitido y el circuito no funcionará. Si en cambio usamos un LM124, la tensión de tierra sí que está dentro
del rango de entrada en modo común y el circuito funcionará tal como se espera. Los amplificadores que como
el LM124 incluyen a VEE dentro de su rango de entrada en modo común se suelen vender con la etiqueta de
“single power supply”.

33
4.4.- Ancho de Banda infinito

El AO ideal tiene un ancho de banda infinito lo cual dista mucho de las características de los AO reales.
Cuando la respuesta en frecuencia de un circuito basado en AO es un aspecto importante, el modelo de AO
ideal es muy poco apropiado. Una mejor aproximación a la realidad es la que considera que el AO en lazo
abierto tiene un único polo en su función de transferencia y por lo tanto su respuesta en frecuencia presenta
un ancho de banda infinito que coincide con la frecuencia del polo, ω0 (aproximación de polo dominante). La
función de transferencia del AO en lazo abierto será:

( )=
1+

donde A0 es la ganancia para una frecuencia 0 (ganancia en DC) y ω0 es la frecuencia angular

(unidades: rad/s) del polo. Ahora consideremos que dicho amplificador se encuentra dentro del lazo de
realimentación del circuito de la siguiente figura:

Vi +
H(s) Vo
_

β
Figura I-4: Amplificador con ancho de banda infinito.

Donde β, el factor de realimentación, es una constante menor que 1 y no depende de la frecuencia. Podemos
escribir entonces:
( )
( ) ( )= =
1+ ( )
siendo H(s) la expresión de la ecuación
( )=
1+
Sustituyendo se obtiene:
=
( + 1) + +

La función de transferencia del circuito realimentado presenta una ganancia 1/β para frecuencias
bajas (s ), tal como se esperaba, y un polo a la frecuencia ωP = βA0ω0 (la frecuencia del polo es el valor de s
que hace cero el denominador, pero sin signo). Una consecuencia interesante es que el producto de la
ganancia en DC y el ancho de banda es el mismo en el amplificador operacional y en el circuito realimentado,
tal y como podemos comprobar:
1
. . = = =
Dado que el producto GBW se mantiene constante, independientemente del factor de realimentación,
un circuito con mayor ganancia que otro dado ha de tener un menor ancho de banda. Asimismo, el producto
GBW es un parámetro que nos ha de proporcionar el fabricante del AO (alrededor de 1MHz para el uA741).

Hay también que destacar que debido al gran valor de la ganancia en DC la frecuencia del polo
dominante, ω0, del AO en lazo abierto suele ser muy baja (del orden de 10Hz en el uA741).

34
 Los resultados discutidos se muestran en el
diagrama de Bode de la figura en el que se representan la
respuesta en frecuencia del AO en lazo abierto junto con la
del circuito realimentado.

Configuración Vo/Vi β BW= β * GBW

No Inversor 10 1/10 100 KHz
No Inversor 100 1/100 10 KHz
Inversor -1 1/2 500 KHz
Inversor -10 1/11 90.9 KHz

Capítulo 5: El Amplificador Operacional Real. Implementación.

Vi+ Etapa Etapa

Etapa
de
Intermedia
de Vo
Vi- Entrada Salida

Diferencial Alta ganancia Ganancia unidad

Alta ganancia Polo dominante Baja Zo
Alta Zi Alta Zi Push-Pull

Figura I-5: Etapas del AO.

El amplificador operacional típico es un circuito integrado que consta de tres etapas tal y como se
muestra en la figura. Cada etapa es a su vez un amplificador con unas características orientadas a obtener los
parámetros deseados en el AO. Así, la etapa de entrada ha de ser necesariamente un amplificador diferencial,
con una elevada ganancia e impedancia de entrada.

La etapa intermedia añade la ganancia que resta para obtener la ganancia total del AO y en ella se
suele incluir algún condensador que será responsable del polo dominante del AO (condensador de
compensación).

Por último, la etapa de salida tiene como objeto reducir la impedancia de salida y transmitir una
potencia apreciable a las cargas que se conecten a la salida. Esta última etapa suele recurrir a transistores en
configuración de colector común (seguidor de emisor) que como sabemos tienen una ganancia de tensión
próxima a la unidad.

35
Capítulo 6: El Amplificador operacional Real (no idealidades II).

Una vez analizada la estructura interna de los AO típicos podemos continuar con el estudio de otros
efectos reales que apartan al AO de su modelo ideal.

6.1.- Tensión de offset en la entrada.

La tensión de offset en la entrada aparece cuando la característica de transferencia del AO no pasa por
el origen, tal y como se muestra a la izquierda de la figura. La tensión de offset se puede definir como el voltaje
diferencial que hay que aplicar entre las entradas de AO para que su salida valga justamente 0. Este error se
puede modelar simplemente añadiendo una fuente de tensión de valor constante en serie con una de las
entradas del AO Puesto que esta tensión es constante su efecto en los circuitos va a ser tan sólo la aparición de
una tensión de DC en la salida.

La tensión de offset se debe a asimetrías en los circuitos. Estas asimetrías pueden ser de tipo
sistemático (por ejemplo las corrientes de base en un espejo de corriente) o aleatorio (mismatch entre los
transistores del par diferencial, espejo de corriente, etc). En un AO típico la tensión de offset está dominada
por las variaciones aleatorias (mismatch) y su valor suele ser de unos pocos milivoltios:

AO Offset típico Offset máximo Comentarios

LM741 1mV 5mV ---
LM124 1mV 2mV ---
TL081 3mV 15mV Entradas JFET
OP07 30mV 75mV Ultra low offset

Veamos a continuación el efecto de la tensión de offset en los circuitos básicos del AO En la

configuración no inversora la tensión de offset se suma a la tensión de la entrada y por lo tanto aparecerá en la
salida multiplicada por la misma ganancia que ella:

2 2
=( + ) (1 + ) = (1 + )
1 1

Si la ganancia del circuito es muy grande la tensión de salida debida al offset podría incluso llegar a
saturar al operacional (ejemplo: TL081: VOff =15mV, AV =1000VO =15V ). En casos menos extremos la
tensión de offset reduce el rango de salida para las señales de AC y sobre todo nos da lugar a una tensión
continua en la salida que puede en mascarar cualquier otra tensión continua en la entrada.
En la configuración inversora nos aparece ahora una tensión Voff en lugar de 0V entre las resistencias
R1 y R2. Operando obtenemos:

( ) 2 2
= ; =( 2) = + (1 + )
1 1 1
donde vemos que el error debido al offset tiene el mismo valor que en la configuración no inversora.
Podemos concluir que la tensión de offset se ve en la salida multiplicada por la ganancia en lazo cerrado del
circuito.

36
 Algunos AO permiten ajustar la tensión de offset mediante un potenciómetro externo al circuito
integrado. El uA741 es uno de ellos:

El potenciómetro externo hace que la resistencia equivalente en cada emisor del espejo de corriente
sea variable, de modo que la las diferencias en las corrientes para (V I+ - VI-)=0 se pueden compensar con la
asimetría del espejo de corriente.

6.2.- Corriente de polarización en las entradas (Input Bias Current)

Los AO con entradas basadas en transistores BJT necesitan que circule una corriente de polarización
en las entradas que se corresponde con la corriente de base de los transistores que van directamente
conectados a las entradas. El sentido y magnitud de dicha corriente depende del modelo de operacional. Así,
en el caso del uA741 la corriente de polarización es positiva (la corriente va hacia las entradas) dado que los
transistores de entrada son de tipo NPN mientras que en el LM124 es negativa (sale de las entradas) debido a
los transistores PNP. En los AO con entradas de tipo FET la corriente de polarización es prácticamente nula.
También en algunos AO bipolares esta corriente es muy pequeña gracias a que se suministra internamente en
el circuito integrado la corriente de base que se necesita en las entradas (OP07):

AO Offset típico Offset máximo Comentarios

LM741 30nA 80nA ---
LM124 -20nA -50nA ---
OP07 ±1.2mA ±4nA Incluye cancelación de IBIAS
TL081 30pA 400nA Entradas JFET

37
 Pasamos a analizar el efecto que las corrientes de polarización en las entradas tienen en los circuitos
básicos del AO.

En el circuito no inversor tenemos:

= ; = ; = +
1 2

2
= + 2 = (1 + )+ 2
1

Vemos que en la salida hay un voltaje de error: I BIASR2 debido a la corriente de polarización.
Analicemos ahora la configuración inversora:

= ; = ; = 2
1
2
= + 2
1

También en este caso aparece un voltaje de error en la salida de valor I BIASR2. El error es proporcional
al valor de la resistencia R2 (resistencia de realimentación), por lo que para disminuir este error conviene
usar resistencias pequeñas en la red de realimentación, sobre todo si el AO tiene entradas basadas en BJTs. Si
por ejemplo tenemos R2=1MΩ el voltaje de error puede llegar a ser de 80mV si el A. O. es un LM741, mientras
que para un TL081 con la misma R2 el error sería de sólo 30 µV.

38
6.3.- Slew-rate limitado.

Por “Slew-Rate” entendemos la velocidad con la que puede cambiar un voltaje. En particular nos
referimos al voltaje en la salida del AO. El “Slew-Rate” es por lo tanto la derivada del voltaje de salida del AO
respecto del tiempo: SR = dVO/dt. En el AO real el valor máximo del “slew-Rate” está limitado, lo que da lugar
a la distorsión de señales de alta frecuencia y/o alta amplitud.

En la figura se han representado de forma muy esquemática las dos primeras etapas de un AO. La
etapa de entrada es básicamente un amplificador diferencial que distribuye la corriente IB entre sus dos
ramas de forma desigual dependiendo del voltaje diferencial en la entrada. Si este voltaje se hace
suficientemente grande (unos 100mV para BJTs) toda la corriente de la fuente circulará por una sóla rama, lo
que nos da un valor máximo para la corriente de salida de la primera etapa de ±IB.

La segunda etapa se comporta como un integrador debido al condensador de compensación.

Analizemos esta afirmación teniendo en cuenta que la ganancia de la etapa intermedia es bastante grande (>
102) y negativa:

1
= ; = =

1
= (1 ) = =

donde hemos tenido en cuenta que en el dominio de la transformada de Laplace multiplicar una
variable por “s” es equivalente a derivarla en el dominio del tiempo. Si ahora consideramos que los valores
máximos de iI2 son precisamente ±IB, obtendremos el límite del Slew-Rate del AO:

En el caso del uA741 la corriente de polarización de la primera etapa es de 19 µA y el condensador de

compensación es de 30 pF. Esto nos da un SR máximo de 633x103V/s o de 0,63V/µs.
A la derecha de la anterior _gura se muestra el efecto que la limitación del SR tiene sobre la señal de salida del
AO.

Hemos considerado un buffer de ganancia unidad, de modo que idealmente la tensión de salida
debería ser igual a la de entrada. Sin embargo, la limitación del SR da lugar a rampas de pendiente constante
que transforman las ondas cuadradas en trapezoidales (o triangulares).

39
 El SR limitado también puede hacer que una onda sinusoidal se acabe convirtiendo en triangular, lo
que supone una distorsión muy seria de la señal. Esto ocurre si la pendiente de la sinusoide es mayor que el
SR máximo del AO La pendiente máxima de una sinusoide es:

donde A es la amplitud y ⍵= 2pf es la frecuencia angular de la sinusoide. Supongamos que el AO de la

figura es un uA741. Con un ancho de banda de 1MHz una señal de 100KHz debería pasar a la salida del buffer
sin apenas atenuación. El rango de salida con alimentaciones de ±15V es de unos ±13V. Sin embargo, el SR de
una señal sinusoidal de 100KHz y 13V de amplitud es SR = 13 * 2π *100000 = 8,17V/µs, (¡más de un orden
de magnitud mayor que el SR máximo del AO!) de modo que en la salida tendremos una onda triangular de
amplitud mucho menor.

El buffer sí que funciona correctamente con señales sinusoidales de 100KHz, pero ¡sólo si su amplitud
no supera 1V! Este ejemplo nos demuestra que el rango de salida de un AO decrece al aumentar la frecuencia
de la señal debido a su SR limitado.

En la siguiente figura se representa la amplitud máxima de salida para señales sinusoidales en un

uA741. Se observan dos zonas: para frecuencias bajas el SR es pequeño y la señal se limita cuando el voltaje de
salida se aproxima a VCC o VEE.

Por el contrario, para frecuencias por encima de unos 7KHz, la limitación del SR es dominante y la
amplitud máxima decrece al aumentar la frecuencia.

Cuando el SR en la salida de un AO está limitado se deja de cumplir que (vI+=vI-) ya que el circuito
realimentado deja de ser lineal. Se pueden observar diferencias de tensión relativamente grandes en las
entradas.

40
6.4.- Estabilidad. Margen de fase

Desde el punto de vista de la estabilidad del AO en los circuitos realimentados sería deseable que no
se introdujesen desfases grandes en la señal al pasar por el AO. Recordemos que la realimentación ha de ser
negativa. Un desfase de 180º puede convertir la realimentación de negativa a positiva para la frecuencia a la
que se produce dicho desfase. Si a esa frecuencia la ganancia del AO es mayor que la unidad el circuito oscilará
(o lo que es lo mismo: No es estable). En un AO ideal no hay ningún desfase y sus circuitos son siempre
estables. En un AO con un único polo (polo dominante)es desfase máximo es de -90° y los circuitos
realimentados siguen siendo estables. Desafortunadamente, los AO reales tienen más de un polo en su función
de transferencia en lazo abierto, lo que podría ocasionar desfases superiores a los -180° (+180° y -180° son el
mismo desfase) y problemas de estabilidad.

Para poder tener una estimación cuantitativa de la estabilidad de un AO se define el Margen de Fase
como el desfase que falta para llegar a -180° a la frecuencia de ganancia unidad del AO en lazo abierto.

En la figura de la izquierda se muestra el diagrama de Bode de un AO en lazo abierto. El amplificador

tiene un polo dominante a una frecuencia de 10 Hz, y además otro polo (no dominante) alrededor de 1 MHz.
El polo no dominante afecta algo a la ganancia, pero sobre todo afecta a la fase de la función de transferencia
en lazo abierto. En el diagrama se ha indicado de forma gráfica cuál es el margen de fase de este amplificador
en concreto que resulta ser de unos 40°, lo que indica que es estable.

Aunque cualquier AO con un MF positivo va a ser estable es de esperar que no van a comportarse
igual un AO con un MF de 1° que uno con 60°. La estabilidad de un circuito realimentado se ve más
comprometida cuanto mayor es el factor de realimentación, β, y por lo tanto el buffer es el circuito en el que
las especificaciones del MF son más críticas (β = 1). En la figura de la derecha se representa la respuesta de un
buffer a un escalón en la entrada para distintos MF del AO En primer lugar vemos que tras un tiempo
suficientemente largo todos los amplificadores tienden a seguir a vI, lo que indica que son estables. Pero
también vemos que los AO con MF pequeños presentan unas oscilaciones amortiguadas en la salida que son
en principio poco deseables. Estas oscilaciones (ringing) han desaparacido para un AO con MF≥60°, aunque
aún se observa un pequeño .overshoot. que suele ser tolerable (6% del escalón). Un buen A. O. tiene un MF
alrededor de 60°, y aunque el fabricante no especifique este dato sí que se puede inferir de forma indirecta a
partir del overshoot (6% overshoot ≡60° de MF).

Los polos no dominantes de la respuesta en frecuencia del AO se deben principalmente a las

capacidades parásitas de los transistores y no se pueden eliminar. Para conseguir que el AO sea estable se
introduce el condensador de compensación lo que mejora el MF del AO a costa de reducir su ancho de banda.
En algunos AO el condensador de compensación es externo (por ejemplo TL080). Esto permite encontrar el
mejor compromiso entre estabilidad y ancho de banda para cada circuito particular. Cuando la ganancia del
circuito realimentado es alta (β pequeña) se pueden usar capacidades de compensación menores lo que se
traduce en un mayor ancho de banda y mayor slew-rate.

41
Capítulo 7: Circuitos lineales con amplificadores operacionales.

El AO puede usarse en circuitos amplificadores más sofisticados que las configuraciones básicas ya
vistas (no inversora e inversora). A continuación veremos algunos ejemplos de estos circuitos amplificadores.

7.1.- Amplificadores de ganancia programable (PGA)

Los amplificadores de ganancia programable se basan en el uso de interruptores que conmutan las
resistencias de la red de realimentación del AO para obtener ganancias distintas dependiendo de qué
interruptor es el que está cerrado.

Los interruptores se controlan mediante señales digitales cuyos niveles eléctricos se han adaptado
convenientemente a requerimientos del interruptor.

Ejemplo:

42
7.2.- Sumador

El circuito de la figura realiza la operación aritmética de la suma ponderada. Para verificarlo basta con
tener en cuenta que en cada rama de entrada la corriente es I i=Vi=Ri, que todas estas corrientes se suman y
que dan una tensión en la salida de valor VO = -RFΣIi, de modo que obtenemos:

= + + +
1 2

Donde vemos que el amplificador puede tener una ganancia distinta para cada entrada de valor A Vi=-
RF/Ri.

El número de entradas no se puede incrementar de forma indefinida ya que por cada nueva entrada
que se añade se reduce el ancho de banda del amplificador. Para clarificar este punto consideremos el valor
del factor de realimentación, β, que representa la fracción de VO que se realimenta hacia la entrada negativa
del operacional. β se obtiene del divisor de tensión formado por RF y la resistencia equivalente de la conexión
en paralelo de todas las resistencias de las entradas:

1
1 Σ 1
= ; = = =
1 + 1
Σ Σ + 1+Σ

Si además tenemos en cuenta que la ganancia de cada entrada es A Vi=-RF/Ri nos queda:

1
= ; = =
1 + Σ|A | 1 + Σ|A |

Donde podemos observar que el ancho de banda disminuye con la suma de todas las ganancias.

43
7.2.1. Ejemplo: Simulación Circuito Sumador en Multisim.

44
7.3.- Restador.

45
Para todas las fuentes con frecuencia de entrada 1Vpp y 1 Khz.

46
7.4.- AO Integrador.

El integrador es un circuito muy común en los sistemas analógicos. Se consigue sustituyendo la

resistencia R2 del amplificador inversor por un condensador.

La corriente en la entrada será iI =VI/R. La tensión en la salida es VO=-VC =-qC/C, donde qC es la carga
almacenada en el condensador. La carga se puede poner como la integral de la corriente que entra al
condensador, que no es otra que iI, de modo que se obtiene:

1
= ∫

Desde el punto de vista de la transformada de Laplace hubiésemos obtenido:

1⁄
1 1
= = =

En la función de transferencia un factor 1/s equivale a una integral en el dominio del tiempo, así que
el circuito es un integrador con una ganancia -1/RC.

El diagrama de Bode del integrador ideal se muestra también en la figura. La ganancia decrece con la
frecuencia a razón de 20 dB por cada década y vale 1 (0 dB) para una frecuencia ⍵=1/RC. La fase está fija en -
270° (=+90°) ya que el polo en el origen introduce un desfase de -90° a todas las frecuencias y el circuito es
inversor (signo - en la función de transferencia).

Observemos que la ganancia del integrador ideal se hace infinita para ⍵=0. A frecuencia cero los
condensadores se comportan como circuitos abiertos y el operacional no tiene realimentación. El integrador
es por lo tanto un circuito inestable para frecuencia cero y eso va a dar lugar a problemas con las señales de
continua. En particular, las tensiones de offset de los AO reales y las corrientes de polarización en las entradas
dan lugar a rampas de tensión en la salida que pueden saturar al AO en cuestión de unos pocos segundos.

En el circuito de la figura consideramos el efecto de la tensión de offset.

La corriente en la entrada será: iI=(vI -Vof f)/R
Y la tensión en la salida: vO=Voff –iI/Cs
1
= + +

47
 Vemos que la tensión de offset da lugar a un error que incluye la integral de la propia tensión de
offset. Puesto que esta tensión es constante su integral será una rampa de pendiente Voff /RC.

Si analizamos un ejemplo en el que el integrador tiene una ganancia de 1/RC =1000*2π rad/s, y una
tensión de offset de 1mV, obtenemos una pendiente en la rampa de 6.3 V/s, lo que implica que si VI =0, en un
tiempo máximo de 5s la salida del AO se ha saturado pues la tensión de salida está limitada por la
alimentación a ±15V.
La corriente de polarización en las entradas (IBIAS) también se integra, lo que da lugar a una rampa de
pendiente IBIAS/C en la salida. en un integrador con C=15 nF e IBIAS=30nA, se obtiene una rampa de 2V/s que
acabaría saturando el AO en un tiempo máximo de 15s.

En la figura se muestran dos posibles soluciones para evitar la saturación del AO en el integrador. En
la primera se descarga el condensador mediante un interruptor, lo que fuerza VO=0. El interruptor se cerrará
de forma periódica antes que los efectos de las señales de DC saturen el operacional. En el segundo caso se ha
reducido la ganancia en DC al añadir una segunda resistencia en paralelo con el condensador (integrador con
pérdidas), lo que nos da una función de transferencia:

( 2|| 1⁄ ) 1 1 2 1
= = =
1 1 1⁄ + 1 1+ 2
2

Donde observamos que el polo ya no se tiene a frecuencia cero sinó a ⍵p =1/R2C. Para frecuencias
inferiores a ⍵P el circuito se comporta como un amplificador de ganancia-R2/R1 en lugar de como un
integrador. Por lo tanto la resistencia R2 ha de ser de valor elevado para que el circuito se comporte como
integrador para frecuencias bajas. La tensión de DC en la salida es:

2
=| | + 2
1

Vemos que un valor grande de R2 se traduce en un aumento de la tensión DC en la salida, de modo

que será necesario buscar un compromiso entre el rango de frecuencia de integración y la tensión DC en la
salida.

48
 Consideremos ahora el efecto del ancho de banda finito del AO en la respuesta en frecuencia del
integrador. En el circuito de la figura el AO tiene una función de transferencia:

( )=
1+ ⁄
Podemos escribir:

1
= =( ) = +
( ) ( )

= ⁄ =
( ) ( )

1
=
1
+ +
( ) ( )

Sustituyendo H(s) se obtiene:

1
=
1 1
+( + + ) +

1
1
+ +

Donde hemos tenido en cuenta el gran valor de la ganancia en lazo abierto del AO (A0) a la hora de
obtener el resultado aproximado de la última ecuación. Se obtiene un sistema de segundo orden con dos polos
(el denominador es un polinomio de s de grado 2). Dado que esperamos un comportamiento próximo al ideal
para frecuencias intermedias es de esperar que un polo aparezca a frecuencias muy bajas debido a la ganancia
finita del AO y otro a frecuencias altas debido a su GBW limitado. Como los polos están muy separados se
puede simplificar el denominador dependiendo de la frecuencia. Así, para frecuencias bajas podemos eliminar
el término s2, lo que nos da un polo a la frecuencia ⍵P1=1/AORC. Para frecuencias altas podemos despreciar el
término s0, quedando:

1
=
( + )

Esta función de transferencia tiene un polo en DC (que se correspondería con el del integrador ideal)
y otro a una frecuencia que coincide con el producto GBW del AO: ⍵P2=GBW

Para frecuencias intermedias podremos despreciar tanto los términos s0 como s2, y obtenemos
VO/VI=-1=RCs, la funcion de transferencia de un integrador ideal.

El diagrama de Bode del integrador con AO real se ha dibujado en la figura anterior (sólo la magnitud,
falta la fase). El rango de frecuencias para las que el circuito se comporta como un integrador es el que está
comprendido entre 1/RCA0 y GBW.

49
7.4.1. Ejemplo simulación AO Integrador en Multisim.

50
7.5.- AO Derivador.

El derivador es el circuito complementario del integrador y se obtiene intercambiando las posiciones

de la resistencia y del condensador en el circuito.

Si el AO es ideal tendremos una tierra virtual en su entrada negativa, de modo que podemos escribir:

= = = =
1⁄

El derivador tiene un cero en el origen, lo que da lugar a una pendiente en la ganancia de +20dB/dec.
La ganancia vale 1 (0 dB) para ⍵=1/RC, y sigue subiendo para frecuencias más altas. El desfase es constante e
igual a Δφ=-180°+90° = -90°.

Es previsible que cuando consideremos un AO real la ganancia no podrá seguir creciendo para las
frecuencias altas de forma indefinida, ya que la ganancia el lazo abierto del AO decrece con la frecuencia. En
un análisis más detallado habría que considerar la respuesta en frecuencia del AO real. Supongamos que el AO
tiene tan sólo un polo en su función de transferencia (aprox. del polo dominante):

( )=
1+ ⁄

51
 En el circuito de la figura podemos poner:

= =( ) = +
( ) ( )

= =
1
1+ +
( ) ( )

y sustituyendo la expresión de H(s) obtenemos:

= =
1+ ⁄ (1 + ⁄ 1
) +( + ) + (1 + ⁄ )
1+ +

1
+ +1

Donde hemos despreciado los términos RC/A0 y 1/A0. Obtenemos una función de transferencia con un
cero en el origen y dos polos. Los polos pueden ser complejos conjugados, y en caso de que lo fuesen el
denominador de la función de transferencia ha de ser del tipo: (s2=⍵2P+s=Q⍵P+1), donde ⍵P es la frecuencia
de resonancia del sistema y Q es su factor de calidad. Los polos son complejos conjugados si Q>0,5.
Identificando términos obtenemos:

=√

1 1
= =√

Para analizar un caso concreto supongamos un derivador en el que R=10kΩ y C=1,6nF. En este
circuito la ganancia pasa por 0 dB a una frecuencia ⍵=1/RC = 62,5 krad/s (~10 kHz). La frecuencia de
resonancia es ⍵P=626 krad/s (~100 kHz) y el factor de calidad resulta ser Q=10. Este valor tan grande de Q
nos indica que vamos a tener una resonancia aguda en 100 kHz, tal y como se puede comprobar en el
diagrama de Bode de la figura. En este diagrama también podemos observar que la resonancia se produce a la
frecuencia en la que la ganancia del derivador (ideal) alcanza a la ganancia del AO en lazo abierto (en el
ejemplo 100 kHz).

La resonancia aguda que se obtiene en el derivador nos está indicando que el circuito es sólo
marginalmente estable y que se encuentra al borde de la oscilación. Si el AO es real y tiene algún polo no
dominante en su función de transferencia en lazo abierto la oscilación puede dejar de ser un problema
potencial para convertirse en algo real. Para analizar desde un punto de vista cualitativo este problema de
estabilidad consideremos el circuito de la siguiente _gura en el que hemos abierto la realimentación.
Observemos que la señal que se realimenta a la entrada negativa del A. O. no proviene directamente de la
salida del AO sino que antes pasa por una red RC que añade un polo adicional a la frecuencia ⍵=1/RC a la
respuesta del AO en lazo abierto.

52
 Si el AO tiene de partida un margen de fase malo, como el que se muestra en la figura que es de sólo
unos 40°, el margen de fase del circuito completo puede hacerse cero o incluso negativo, lo que indica que
estamos ante un oscilador.

53
 En una simulación en el dominio del tiempo podemos comprobar que, efectivamente, la tensión en la
salida del derivador presenta unas oscilaciones que aumentan de amplitud exponencialmente hasta que el AO
se satura (en la figura la saturación es debida al slew-rate limitado del AO)

El problema de estabilidad del derivador puede mitigarse si reducimos la ganancia para las
frecuencias altas. Esto puede lograrse añadiendo una resistencia en serie con la entrada:

La función de transferencia es ahora:

2 2
= =
1
1+ ⁄ 1+ 1

Donde tenemos un polo además del cero en el origen. Este polo aparece a la frecuencia 1/R1C, y para
frecuencias mayores la ganancia queda constante e igual a -R2/R1. El circuito sólo se comporta como un
derivador para frecuencias inferiores a 1/R1C. El polo que introduce R1 en la respuesta en frecuencia debe
estar por debajo de la frecuencia de resonancia del derivador (1/R1C <√(GBW=R2C) para que R1 realmente
mejore la estabilidad.

7.5.1. Ejemplo simulación AO Derivador en Multisim.

54
55
 Unidad Temática II: CIRCUITOS COMBINACIONALES

Todos conocemos el sistema de números decímales, que utiliza los símbolos 0, 1, 2, 3,4, 5, 6, 7, 8, y 9.
El sistema decimal también tiene un valor de posición, característico. Considérese el número decimal 238. El
8 está en la posici6n o lugar de las unidades, el 3 en el de las decenas, por lo tanto, las tres decenas denotan 30
unidades; el 2 est4 en el de las centenas, o sea, 200 unidades. Sumando 200 + 30 + 8, el numero decimal total
que se obtiene es 238. El sistema decimal también se llama sistema de base 10, ya que tiene diez símbolos
diferentes. Asimismo se dice que este sistema tiene rádix 10. Los términos base y rádix significan exactamente
lo mismo.

Los números binarios (base 2) se usan ampliamente en circuitos digitales, los números octales (base
8) y hexadecimales (base 16), aunque en menor grado, también se utilizan en sistemas digitales.

Todos estos sistemas mencionados (decimal, binario, octal y hexadecimal) pueden usarse para contar,
y todos tienen un valor de posición característico.

56
Capítulo 1: Números binarios.

El sistema de números binarios sólo utiliza dos símbolos ( 0, 1 ); se

dice que tiene rádix 2 y comúnmente se llama sistema de números de
base 2. Cada dígito binario se denomina bit.

La forma de contar en binario se muestra en la tabla. El número binario se

indica a la derecha, con su decimal equivalente a la izquierda. Nótese que
el bit menos significativo (bms) está en el lugar de las unidades; en otras
palabras, si el 1 aparece en la columna derecha, se suma un 1 a la cuenta
binaria; el segundo lugar de derecha a izquierda es el lugar de los 2; el 1
que aparece en esta columna (como en el renglón del 2 decimal) significa
que se suma un 2 a la cuenta.

La tabla, es otro ejemplo de tres valores de posición binarios (el de los 4

(cuatros), los 8 (ochos) y los 16 (dieciséis)). Nótese que cada valor de
posición es una potencia de 2 mayor que el de la derecha. De hecho, el
lugar de las unidades es 2°, el de los 2 (doses) 21, el de los 4 (cuatros) 22,
el de los 8 (ochos) 23 y el de los 16 (dieciseises) 24.

1.1.- Conversión de Binario a Decimal.

Considérese el número de la tabla siguiente, donde se enseña cómo convertir el 10011 (se dice uno, cero, cero,
uno, uno) a su decimal equivalente. Nótese que para cada bit del número binario, el decimal equivalente para
ese valor de posición, está escrito abajo. Para obtener este decimal, se suman los números decimales (16 + 2
+ 1 = 19) y se concluye entonces que el 10011 binario es igual al 19 decimal.

En electrónica digital se acostumbra memorizar por lo

menos la sucesión de la cuenta binaria del 0000 al 1111
(se dice uno, uno, uno, uno), o sea, hasta el 15 decimal.

57
 Considérese el número binario 101 110 de la tabla siguiente. Siguiendo el mismo procedimiento, cada
bit del número binario genera un decimal equivalente para ese valor de posición. El bit más significativo
(EMS) del número binario es igual a 32, y si a éste le sumamos 8 + 4 + 2, da como resultado un total de 46,
por lo que el 101110 binario es equivalente al 46 decimal. La tabla identifica también al punto binario (similar
al punto decimal en números decimales). Generalmente se omite el punto binario al trabajar con binarios
enteros.

1.1.1. Conversión de Decimal a Binario.

Conviértase el número decimal 87 a número binario. La tabla nos muestra un método adecuado para
llevar a cabo esta conversión:
Se divide el número 87 entre 2 y se obtiene el cociente 43 y de residuo 1; éste es importante y se
escribe a la derecha, además es el bit menos significativo (bms), numero binario.
El cociente (43) se transfiere como lo indica la flecha y pasa a ser el dividendo. De esta forma, todos
los cocientes se dividen entre 2, hasta que el último sea 0 y el residuo sea 1, como en la última línea de la tabla.
Casi al final de la tabla se indica que el 87 decimal es igual al 1010111 binario.

Fig. II-1: Resumen conversiones3.

3 Ref. Véase: http://3con14.info/i2013/6-conversi%C3%B3n-entre-sistemas.html

58
Capítulo 2: Algebra Binaria

2.1.- Aritmética binaria.

Todas las operaciones matemáticas (sumas, restas, divisiones, etc.) que realiza la computadora están
basadas en la aritmética binaria.

2.1.1. Suma binaria.

La aritmética binaria es muy similar a la aritmética decimal. Para realizar una suma binaria hay que
tener en cuenta la siguiente tabla:

Suma Binaria

0+0=0
0+1=1
1+0=1
1 + 1 = 0 (acarreo 1)

Ejemplo.
Para sumar los números binarios 100102 y 1102 se puede escribir:
1 1
1 1 1  acarreamos
1 0 0 1 0  1° Sumando
+ 1 1 0  2° Sumando
1 1 0 0 0  Resultado

Comprobación: convertir binarios a base 10.

1° Sumando 100102 = 1810
2° Sumando 1102 = 610
3° Resultado 10002 = 2410

2.1.2. Resta Binaria.

Si se quiere realizar una resta binaria se debe considerar la siguiente tabla:

Resta Binaria
0-0=0
0 - 1 = 1 (acarreo 1)
1-0=1
1-1=0

Ejemplo.
Para restar los números binarios 1010012 y 10112 se puede escribir:

1 0 1 0 0 1  1° Sumando
1 0 1 1  2° Sumando
- 1 1 1 1  acarreamos
0 1 1 1 1 0  Resultado

59
Capítulo 3: Algebra de Boole.

La herramienta fundamental para el análisis y diseño de circuitos digitales es el Álgebra Booleana.

Esta álgebra es un conjunto de reglas matemáticas (similares en algunos aspectos al álgebra convencional),
pero que tienen la virtud de corresponder al comportamiento de circuitos basados en dispositivos de
conmutación (interruptores, relevadores, transistores, etc). En esta unidad se presentan los postulados que
definen el álgebra booleana, se presentan en forma de teoremas los resultados más importantes, se presentan
también los tres ejemplos clásicos de álgebras boolenas (lógica proposicional, álgebra de conjuntos, álgebra
de switches) y herramientas básicas como tablas de verdad y diagramas de Venn.

3.1.- Postulados del Algebra Booleana.

El Álgebra de Boole, fue presentada originalmente por el inglés George Boole, en el año de 1854 en su
artículo "An Investigation of the Laws of Thoght ... ", sin embargo, las primeras aplicaciones a circuitos de
conmutación fueron desarrolladas por Claude Shannon en su tesis doctoral "Análisis simbólico de los
circuitos de conmutación y relés" hasta 1938. A continuación se presentan los postulados fundamentales
del álgebra de Boole.

El álgebra booleana es un sistema algebraico definido en un conjunto B, el cual contiene dos o más
elementos y entre los cuales se definen dos operaciones denominadas "suma u operación OR" ( + ) y
"producto o multiplicación u operación AND" ( ), las cuales cumplen con las siguientes propiedades:

3.2.- Propiedades de Álgebra de Boole.

Conmutativa

•a + b = b + a
•a x b = b x a

Distributiva

• a x (b + c) = a x b + a x c
• a + (b x c) = (a + b) x (a +c)

Asociativa

• a + (b + c) = (a + b) + c = a + b + c
• a x (b x c) = (a x b) x c = a x b x c

60
 En Alagebra de Boole existe:

Elemento Neutro
•No modifica el valor de un operando, si se aplica dicha operación .

•SUMA --> a + 0 = a --> 0 es el elemnto neutro de la suma.

•PRODUCTO --> a x 1 = a --> 1 es el elemento neutro del producto.

Elemento Simetrico
•Es el elemento inverso del operando. se representa con una línea superior enima de su simbolo.
siempre se cumple que:
•Si a = 1 entonces ā = 0
• Esto significa que:
• a+ā=1 axā=0

3.3.- Leyes de Álgebra de Boole.

Dualidad

• Toda expresión del álgebra de Boole tiene una expresión dual. ésta se forma a partir de
la original cambiando los "0" por "1" y los "+" por "x" y viceversa. Es decir:
• a+0= a --> ax1=a
• a+ā =1 --> axā =0
• a x (b + c) = a x b + a x c --> a + (b x c) = (a + b) x (a +c)

Idempotencia

•Se para toda variable lógica se cumple:

•a x a = a a+a=a

Absorción

• Dadas dos variables lógicas se cumple:

• a + (a x b) = a a x (a + b)= a

Doble Negación

• Para toda variable lógica se cumple:

•a=ā

61
3.4.- Leyes de Morgan.

Sirve para convertir sumas en productos u viceversa. Son dos

leyes muy importantes para la práctica, ya que permiten
realizar todas las operaciones lógicas con una sola función.

1° Ley de Morgan

• El producto lógico negado de varias variables lógicas es igual a la suma

lógica de cada una de dichas variables negadas.

̅̅̅̅̅̅̅̅̅̅̅̅ = ̅ + ̅ + ̅ ( . . )= + +
El primer miembro de esta ecuación equivale a una compuerta NAND de 3 entradas, representada en
el siguiente gráfico y con su respectiva tabla de verdad.

El segundo miembro de la ecuación se lo puede obtener de dos formas.

62
 La tabla de verdad es la misma, ya que los resultados obtenidos son iguales. Acabamos de verificar la
primera ley.

2° Ley de Morgan

• La suma lógica negada de varias variables lógicas es igual al producto

de cada una de dichas variables negadas.

̅̅̅̅̅̅̅̅̅̅̅̅̅
+ + = ̅ ̅ ̅ ( + + )= . .

El primer miembro de esta ecuación equivale a una compuerta NOR de 3 entradas y la representamos
con su tabla de verdad.

El segundo miembro de la ecuación se lo puede obtener de diferentes forma, aquí cité solo dos.

La tabla de verdad es la misma que para el primer miembro en el gráfico anterior. Acabamos así de
verificar la segunda ley de De Morgan.

63
3.4.1. Ejemplos Leyes de Morgan.

Para obtener una compuerta AND puedes utilizar una compuerta NOR con sus entradas negadas, o sea.

a . b = ~( ~a + ~b)

Para obtener una compuerta OR puedes utilizar una compuerta NAND con sus entradas negadas, es decir.

a + b =~( ~a . ~b)

Para obtener una compuerta NAND utiliza una compuerta OR con sus dos entradas negadas, como indica la
primera ley de De Morgan.

~ (a.b) = ~a + ~b

Para obtener una compuerta NOR utiliza una compuerta AND con sus entradas negadas, .eso dice la 2º ley de
De Morgan, así que... habrá que obedecer...

~(a + b) = ~a . ~b

La compuerta EXOR tiene la particularidad de entregar un nivel alto cuando una y sólo una de sus entradas se
encuentra en nivel alto. Si bien su función se puede representar como sigue.

s = a . ~b + ~a . b

Para obtener una compuerta XNOR agregas una compuerta NOT a la salida de la compuerta OR-EX vista
anteriormente y ya la tendrás. Recuerda que su función es...

s = ~(a . ~b + ~a . b)

Para obtener Inversores (NOT) puedes hacer uso de compuertas NOR o compuertas NAND, simplemente
uniendo sus entradas.

s = ~a

64
Capítulo 4: Funciones Lógicas

4.1.- Compuertas Lógicas

Dentro de la electrónica digital, existe un gran número de problemas a resolver que se repiten
normalmente. Por ejemplo, es muy común que al diseñar un circuito electrónico necesitemos tener el valor
opuesto al de un punto determinado, o que cuando un cierto número de pulsadores estén activados, una salida
permanezca apagada. Todas estas situaciones pueden ser expresadas mediante ceros y unos, y tratadas
mediante circuitos digitales. Los elementos básicos de cualquier circuito digital son las compuertas lógicas.

Hay disponible una gran variedad de compuertas estándar, cada una con un comportamiento
perfectamente definido, y es posible combinarlas entre si para obtener funciones nuevas.

Desde el punto de vista practico, podemos considerar a cada compuerta como una caja negra, en la
que se introducen valores digitales en sus entradas, y el valor del resultado aparece en la salida.

Cada compuerta tiene asociada una tabla de verdad, que expresa en forma de lista el estado de su
salida para cada combinación posible de estados en la(s) entrada(s).

Si bien al pensar en la electrónica digital es muy común que asumamos que se trata de una tecnología
relativamente nueva, vale la pena recordar que Claude E. Shannon experimento con relés e interruptores
conectados en serie, paralelo u otras configuraciones para crear las primeras compuertas lógicas funcionales.

En la actualidad, una compuerta es un conjunto de transistores dentro de un circuito integrado, que

puede contener cientos de ellas. De hecho, un microprocesador no es más que un chip compuesto por millones
de compuertas lógicas.

Veremos a continuación que símbolo se utiliza para cada compuerta, y su tabla de verdad.

4.1.1. Símbolos Compuertas Lógicas.

65
4.1.2. Compuerta IF (SI)

4.1.3. Compuerta NOT (NO)

66
4.1.4. Compuerta AND (Y)

67
4.1.5. Compuerta OR (O)

68
4.1.6. Compuerta NAND (NO Y)

4.1.7. Compuerta NOR (NO O)

69
4.1.8. Compuerta XOR (O Exclusivo)

4.1.9. Compuerta NXOR (NO O Exclusivo)

70
4.2.- Resumen Compuertas Lógicas.

4.3.- Implementación de una Función lógica.

71
72
 Supongamos que nos piden la tabla de la verdad en el siguiente circuito con dos entradas A y B:

73
4.4.- Sistema Electrónico.

4.5.- Formas Canónicas o Normales.

La tabla de verdad de una función booleana es única. Una función booleana dada tiene múltiples
representaciones algebraicas, todas ellas equivalentes entre sí.
Formas canónicas, formas normales o formas estándares de una función booleana: son expresiones booleanas
equivalentes de la función que cumplen determinadas características:

•Función Lógica
Primera forma Canónica
•Suma de MINITERMINOS

•Función Lógica
Segunda forma Canónica
•Producto de MAXITERMINOS

74
4.5.1. Primera forma Canónica.

Minitérmino (minterm).

• Término producto que contiene todas las variables de la

función, algunas de las cuales pueden estar afirmadas y otras
negadas.

Ejemplo: f(a,b,c)

SÍ son minitérminos:
̅ ̅ ̅ ̅ ̅ ̅
NO son minitérminos:
̅ ̅ ̅ ̅

Un minitérmino es 1 para una única combinación de valores de las

variables, precisamente para la combinación que hace 1 a las
variables que están afirmadas y 0 a las que están negadas.

Ejemplo: f(a,b,c), minitérmino:

̅
Este minitérmino vale 1 para la combinación de variables a=1, b=0 y c=1, y vale 0
para todas las demás combinaciones.

Los minitérminos se nombran con subíndices (mi), donde i es un número

obtenido tras pasar a base 10 el número binario formado al sustituir
ordenadamente las variables afirmadas por 1 y las negadas por 0.

Ejemplo: f(a,b,c), minitérmino

̅ =

Primera forma canónica: función booleana expresada como suma de minitérminos.

La expresión en 1FC es única para cada función.

75
 Cada minitérmino está asociado a una fila de la tabla de verdad de la función lógica
correspondiente.

La expresión en 1FC de una función booleana es la suma de los minitérminos asociados a

las filas que valen 1 en la tabla de verdad.

Puede demostrarse aplicando reiteradamente el teorema de descomposición

de funciones.

Ejemplo: ( , , )= ̅ ( + )+ ̅
Calculando su tabla de verdad.

a b c a´ b+c a´ x (b+c) c´ a-c´ f(i)

0 0 0 1 0 0 1 0 0
0 0 1 1 1 1 0 0 1
0 1 0 1 1 1 1 0 1
0 1 1 1 1 1 0 0 1
1 0 0 0 0 0 1 1 1
1 0 1 0 1 0 0 0 0
1 1 0 0 1 0 1 1 1
1 1 1 0 1 0 0 0 0

Entonces: f(a, b, c)= m1 + m2 + m3 + m4 + m6 = Σm (1, 2, 3, 4, 6)

76
4.5.2. Segunda forma Canónica.

Maxitérmino (minterm).

• Término suma que contiene todas las variables de la función, algunas de

las cuales pueden estar afirmadas y otras negadas.

Ejemplo: f(a,b,c)

SÍ son maxitérminos:

̅+̅+̅ ̅+ +̅ ̅+ +
NO son maxitérminos:

̅+̅ +̅ ̅+ +

Un maxitérmino es 0 para una única combinación de valores de las

variables, precisamente para la combinación que hace 1 a las
variables que están negadas y 0 a las que están afirmadas.

Ejemplo: f(a,b,c), minitérmino:

+̅+

Este maxitérmino vale 0 para la combinación de variables a=0, b=1 y c=0, y vale 1
para todas las demás combinaciones.

Los maxitérminos se nombran con subíndices (Mi), donde i es un número

obtenido tras pasar a base 10 el número binario formado al sustituir
ordenadamente las variables afirmadas por 0 y las negadas por 1.

77
Ejemplo: f(a,b,c), minitérmino

+ ̅+ =

Cada maxitérmino está asociado a una fila de la tabla de verdad de la función lógica
correspondiente.

Los minitérminos y los maxitérminos son complementarios:

Segunda forma canónica: función booleana expresada como

producto de maxitérminos.

La expresión en 2FC de una función booleana es el producto de los

maxitérminos asociados a las filas que valen 0 en la tabla de verdad.

Puede demostrarse aplicando reiteradamente el teorema de

descomposición de funciones.

( , , )= ̅ ( + )+ ̅
Tomando las filas que valen 0, tendremos f´(a, b, c)

Ejemplo.

f´(a, b, c)= m0 x f´(0) + m1 x f´(1) + m2 x f´(2) + m3 x f´(3) + m4 x f´(4) + m5 x f´(5) + m6 x f´(6) + m7 x f´(7)
= m0 x 1 + m 1 x 0 + m 2 x 0 + m 3 x 0 + m 4 x 0 + m 5 x 1 + m 6 x 0 + m 7 x 1
= m0 + m5 + m 7

Negando la expresión anterior obtendremos:

f´´(a, b, c) = f(a, b, c) = m´0 + m´5 + m´7 = M0 + M5 + M7 => f(a, b, c) = ∏ M(0, 5, 7).

Por lo tanto, la 2FC es el producto de los maxitérminos cuyas filas asociadas en la tabla de
verdad valen 0.

78
 Resumen

Las formas canónicas se pueden extraer directamente de la tabla de

verdad.

Primera forma canónica: suma de minitérminos asociados a las filas con

valor 1.

Segunda forma canónica: producto de maxitérminos asociados a las filas

con valor 0.

Las formas canónicas son únicas para cada función: una función tiene
una única expresión en 1FC y una única expresión en 2FC.

La 1FC y la 2FC de una función son equivalentes.

IMPORTANTE: El orden en el que aparecen las variables en la tabla de

verdad determina el índice asociado a los minitérminos y maxitérminos.

4.5.3. Relación entre las formas canónicas y la tabla de verdad.

Analizaremos la tabla de verdad de la función y la de su complemento.

Es fácil ver en la tabla que los renglones en los que la función vale 1 coinciden con los mintérminos
que contiene la función. Aplicando este razonamiento a la función complemento, esta deberá contener los
mintérminos faltantes en la función original, es decir,

Esto nos da un método para convertir f3, ya que los mintérminos de f3 son los maxtérminos de f´3, es
decir,

79
 Por otro lado, como la función constante 1 tiene una tabla de verdad con unos en todos sus renglones,
se tiene que Σm (todos los posibles mintérminos) = 1

En forma similar, como la función constante 0 tiene una tabla de verdad con ceros en todos sus
renglones, se tiene que ∏ M (todos los posibles máxtérminos) = 0

En la siguiente figura se resume la relación entre la tabla de verdad de una función, su complemento y
las formas canónicas (se ilustra para la función f3 del ejemplo anterior).

En Resumen

• Los mintérminos de una función coinciden con los renglones de la tabla

de verdad en donde la función vale 1, mientras que los maxtérminos
coinciden con los renglones en donde la función vale 0.

Planteamiento de un circuito lógico.

1.- Planteamiento de la función que debe hacer el circuito en
una tabla de verdad.

2.- Obtención de la función en lista de mintérminos o de

maxtérminos.

3.- Simplificación de la función lógica

4.- Implementación mediante compuertas lógicas de la función

simplificada

80
4.6.- Planteamiento de un circuito lógico.

A partir de los conceptos y definiciones anteriores ya estamos en condiciones de plantear algunos

diseños sencillos de circuitos lógicos. Podemos ordenar el procedimiento para esto de acuerdo a los siguientes
pasos:

Ejemplo: Un jurado está formado por tres jueces A, B, C, cada juez emite su voto a favor oprimiendo un botón
enfrente de él. Se desea construir un circuito que encienda una luz que indique si la mayor parte del jurado
votó a favor y no la encienda en cualquier otro caso.

Tabla de verdad.

La función que realiza lo deseado es: L(A,B,C) = Σ m(3,5,6,7)

Usando álgebra booleana podemos simplificar la función como:

L(A,B,C) = AB+AC+BC

Como habrá podido advertirse, en el procedimiento

anterior, los únicos paso que no han sido completamente
sistematizados son el 1 y el 3 (la simplificación de la función). A
continuación se presenta un método sistemático para realizar
este paso.

4.7.- Minimización de funciones booleanas.

Como ya se ha visto, la simplificación de funciones mediante el álgebra booleana puede ser una tarea
difícil, ya que en el álgebra booleana no existe un procedimiento claro a seguir, uno debe buscar el camino
para la simplificación en base a la intuición y la experiencia. Para realizar la simplificación de funciones
eficientemente, presentaremos un método, llamado Mapas de Karnaugh, el cual es un método gráfico que
proporciona una técnica estándar y sistemática en la reducción manual de funciones booleanas.

81
4.7.1. Mapas de Karnaugh.

Los Mapas de Karnaugh (MK) no son más que una extensión de los conceptos de tablas de verdad,
diagramas de Venn y mintérminos. A continuación se ilustrará la manera en que estos tres conceptos se
entrelazan para obtener lo que llamaremos un Mapa de Karnaugh. Para ello, consideremos el Diagrama de
Venn de dos conjuntos A y B, y localicemos en el los subconjuntos o regiones correspondientes a los cuatro
mintérminos:

es decir, los mintérminos m0, m1, m2 y m3.

Como puede verse, todo el diagrama de Venn se puede particionar en estas cuatro regiones
independientes (no tienen puntos en común) y cada región está identificada por un mintérmino. Por otro lado,
nada nos obliga a dibujar los conjuntos A y B redondos y el conjunto universo cuadrado, una manera más
cómoda de representar el mismo diagrama con sólo conjuntos rectangulares es como se muestra en la
siguiente figura.

Sin embargo, la representación anterior aún se puede mejorar eliminando las letras “m” y observando
que se puede tabular en forma horizontal la pertenencia o no pertenencia de una región al conjunto A y en
forma vertical a B como se muestra en la siguiente figura.
A
B 0 1
0 1
0

2 3
1

La figura anterior se denomina Mapa de Karnaugh de las variables A y B. En forma similar se pueden
obtener los Mapas de tres y cuatro variables, correspondientes a diagramas de Venn de tres y cuatro
conjuntos, como se muestra en la siguiente figura.

82
 Como puede observarse, un mapa de 2 variables posee cuatro celdas (mintérminos), uno de 3 tiene 8,
etc. de manera que un mapa de n variables poseerá 2n celdas, sin embargo los mapas tienen limitaciones y
resulta impráctico trabajar con mapas de más de 5 variables como el que se muestra en la siguiente figura.

4.7.2. Representaciones de funciones en mapas de Karnaugh.

Como habrá podido advertirse, los Mapas de Karnaugh (M. K.) vienen siendo versiones modificadas
de las tablas de verdad, ya que poseen una celda por cada mintérmino posible, así como una tabla de verdad
posee un renglón por cada mintérmino posible. De manera que la representación de funciones booleanas
expresadas en forma canónica es directa, por ejemplo, consideremos la función siguiente:

Para representarla en un M. K., simplemente transcribimos la tabla de verdad de la función colocando

unos en las celdas correspondientes a los mintérminos 0, 3, 4 y 5, considerando que las celdas vacías tienen
ceros:

Sin embargo, si la función no está escrita en forma canónica,

podemos recurrir al hecho de que el M.K. no es más que un diagrama de
Venn, entonces, podemos ubicar los términos producto como
intersecciones de los conjuntos correspondientes.

83
Ejemplo: Dibujar sobre un MK la función siguiente

Para el primer término localizamos en el M.K. las celdas que forman la intersección de los
conjuntos A, B y C´ y las marcamos con 1’s en este caso corresponde a las celdas 12 y 13, en forma
similar se procede para el segundo y tercer término, obteniendo el M.K. siguiente:

4.7.3. Simplificación de funciones usando Mapas de Karnaugh.

La simplificación de funciones booleanas mediante Mapas de Karnaugh está basada en el concepto de

adyacencia lógica.

Dos mintérminos se dicen adyacentes (desde el punto de vista lógico) si difieren solamente en una
variable.

Por ejemplo, los siguientes pares de mintérminos para una función de cuatro variables: A, B, C, D.

La propiedad más interesante de los mintérminos adyacentes es que al sumarlos se simplifican en un

término producto que no contiene la variable que cambia de uno a otro, por ello se le llama variable
redundante; por ejemplo:

son adyacentes, ya que al sumarlos, se eliminan dos variables

84
 En forma similar se pueden encontrar grupos de 8, 16, etc. (potencias de 2) que permiten eliminar 3,
4 variables, etc.

La principal propiedad de los mintérminos adyacentes es que al representarlos en un Mapa de

Karnaugh forman un grupo de celdas que resultan adyacentes geométricamente (es decir, resultan
ser vecinos).

Observación.- En un Mapa de Karnaugh se considera que el todo el borde izquierdo es adyacente con
el derecho, así como el borde inferior lo es con el superior.

De acuerdo con lo anterior, la clave para la simplificación de funciones usando M.K. es la

búsqueda de grupos de celdas adyacentes entre los mintérminos de la función (los unos del
mapa). De hecho el método de simplificación usando Mapas de Karnaugh se puede resumir en:

1) Formar los grupos de unos del máximo tamaño posible (el número
de celdas por grupo debe ser potencia de 2) .

2) Agrupar todos los unos del mapa usando el menor número posible
de grupos. (Un uno puede ser usado tantas veces como sea necesario).

A continuación se dan varios ejemplos de simplificación usando M.K., sin embargo, para dominar el
método no hay otro camino que realizar un buen número de ejercicios por uno mismo.

a).- Dada la función f(A,B,C,D) = Σ m(1,2,4,6,9) el M.K. correspondiente es el que se muestra en la

figura, en él se marcan los grupos formados para simplificar la función:

Para encontrar las expresiones denotadas en la figura para cada

grupo en el mapa usamos su interpretación como diagrama de Venn y
expresamos los grupos en términos de intersecciones de los conjuntos
involucrados), de esta manera, obtenemos la función simplificada sumando
las expresiones así obtenidas, es decir,

b).- Simplificar la función f(A,B,C) = Σ m(1,2,3,6). El M.K. correspondiente se muestra en la siguiente figura:

Entonces, la función simplificada queda:

85
 Obsérvese que alguien con falta de experiencia podría haber comenzado agrupando las celdas 2 y 3 y
posteriormente formar los grupos 2,6 y 1,3 obteniendo entonces 3 grupos y por lo tanto una función con tres
términos producto que no sería mínima.

Para evitar lo anterior los primeros mintérminos que se deben agrupar son los implicantes primos (IP)
que se definen como aquellos mintérminos que no pueden ser agrupados más que de una manera.
Por ejemplo, en el problema anterior los mintérminos 6 y 1 son implicantes primos (IP) y deben ser
los primeros en agruparse. En ese problema no se requieren más de dos grupos porque con dos grupos
quedan agrupados todos los IP.

c).- f(A,B,C,D) = Σm(0,1,2,7,8,9,10,15).

La función simplificada queda:

En este ejemplo los implicantes primos son el 7 y el 5. Podría pensarse que el 2 y el 10 también lo son,
pero obsérvese que hay varias alternativas para agruparlos, por ello no lo son.

d).- Simplificar la función f(A,B,C,D) = Σ m(5,7-15). En este caso la notación 7-15 significa que la función
contiene los mintérminos consecutivos 7,8,9,10,11,12,13,14,15. el M.K. correspondiente se muestra a
continuación.

La función simplificada queda f(A,B,C,D) = A + BD.

86
e).- f(A,B,C,D,E) = Σm(1,3,4,9,11-13,15,17,19,22,25,27,29,30,31).

Los grupos en cada mitad del mapa se pueden formar en forma idéntica a los de un mapa de cuatro
variables, pero ahora hay que considerar la posibilidad de más adyacencias “imaginando” que la mitad
izquierda (celdas del al 15) del mapa está “encimada” sobre la mitad derecha (celdas del 16 al 31), de
manera que las celdas que así quedan una sobre otra, son adyacentes.

Esa es la razón por la cual los mintérminos (1,3,9,11,17,19,25,27) forman un solo grupo de 8. En
forma similar también son un grupo de 8 los mintérminos (9,11,13,15,25,27,29,31)

Finalmente , la función simplificada queda

87
4.8.- Procedimiento de diseño.

Aunque en principio, al abordar el problema de diseño de un circuito podemos usar nuestra

experiencia, intuición, inventiva y sentido común, todos estos elementos no nos garantizan una solución
óptima. Sin pretender coartar la creatividad e imaginación del estudiante, se propone el siguiente
Procedimiento de Diseño de Circuitos Lógicos:

Primer paso.-
Identificar en el enunciado del problema las variables involucradas en el diseño, asignarles un símbolo y
representarlas en un Diagrama de Bloques, el cual es un bloque desconocido interiormente aún, pero su
exterior debe estar bien especificado, es decir, debe poseer un conjunto de entradas (variables
independientes) y salidas (variables dependientes o funciones a diseñar).

Segundo paso.-
Interpretar en el enunciado las relaciones de dependencia lógica entre entradas y salidas y representarlas en
una Tabla de Verdad. Este paso debe realizarse cuidadosamente, dado la ambigüedad propia del lenguaje que
puede llevar a relaciones lógicas equivocadas.

En este paso no debe olvidarse la relación directa de los conectivos gramaticales Y, O con las operaciones AND,
OR respectivamente, así como la negación gramatical con el complemento lógico (NOT). Sin embargo, hay que
ser cuidadoso de las interpretaciones gramaticales de O inclusivo (OR) y O exclusivo (EXOR). Esto ciertamente
será más sencillo si el enunciado lo elaboramos nosotros mismos a partir de un problema real, pues nosotros
sabremos exactamente lo que queremos decir,

Sin embargo, en la mayoría de los casos abordados por un estudiante, los enunciados de los problemas los ha
elaborado otra persona (el autor de un libro, o el profesor de la materia).

Tercer paso.-
Obtener de la tabla de verdad los Mapas de Karnaugh, un mapa por cada variable de salida.

Cuarto Paso.-
Obtener las expresiones lógicas mínimas para cada variable de salida usando los mapas del paso anterior.

Quinto paso.-
Dibujar la implementación con puertas lógicas procurando usar el mínimo de circuitos
integrados.

En este paso hay que tener presente que una expresión lógica mínima NO garantiza una
implementación mínima en términos de circuitos integrados. Para ello, se puede recurrir al uso de puertas
lógicas de un solo tipo , ya que esta estrategia permite aprovechar todas las puertas lógicas de cada circuito
integrado utilizado. Las puertas que permiten ser utilizadas de esta manera son las puertas NAND o NOR. Las
primeras son adecuadas para formas SP y las segundas para formas PS.

A continuación estos pasos se ilustrarán con un ejemplo.

88
Ejemplo.-
Diseñar un circuito para controlar el encendido y apagado de la lámpara de un jardín doméstico, la
cual deberá encender siempre que sea de noche, o la iluminación ambiental sea muy baja, a menos que se
desee ahorrar energía.

El indicador de horario nocturno es una señal (N) controlada por un reloj (N=1 indica que es de
noche), El indicador de iluminación ambiental es una señal L controlada por una fotocelda (L=1 indica que
aún hay luz ambiental) y el usuario utiliza un par de switches A,B para indicar si desea ahorrar energía, de
manera que si ambos están desactivados (AB=00) no se ahorrará energía, si sólo uno de los dos se activa
bloqueará el encendido debido a L y, finalmente si ambos están activados la luz del jardín no podrá
encenderse.

1.- Diagrama de Bloques.

2.- Tabla de verdad. 3.- Mapa de Karnaugh para F(A,B,N,L)= Σ m( ,2,3,6,7,1 ,11).

4.- Función simplificada.- De acuerdo con el M.K. anterior, obtenemos:

5.- Para obtener una implementación con el mínimo de circuitos integrados, transformamos la expresión
anterior por involución y usando el teorema de D’Morgan, para obtener:

Con lo cual podemos implementar la función

utilizando sólo puertas NAND como se muestra en la siguiente
figura:

89
4.8.1. Condiciones de cuidado.

En ocasiones bajo algunas combinaciones de las variables independientes, no se puede especificar como
responderá el circuito o función lógica que se pretende implementar. Es decir, una función lógica puede valer
1 para ciertos mintérminos, cero para otros y los mintérminos restantes pueden ser opcionales.

Un mintérmino opcional es llamado condición sin cuidado, ya que representa una condición del circuito o
función lógica enel que no importa como responda éste.

Las condiciones sin cuidado se pueden deber a diversas situsciones que se pueden presentar en el diseño
de un circuito o función lógica:

 Especificación incompleta de la función

 Combinaciones imposibles de las variables independientes (entradas)
 Combinaciones prohibidas de las entradas

Las condiciones sin cuidado incrementan la versatilidad de los M.K., ya que pueden ser tratadas como
unos o como ceros, según convenga.

Ejemplo:
Diseñar el circuito para generar la señal N del ejemplo anterior: Se cuenta con un reloj con salida BCD para
indicar las horas, la señal N se deberá activar cuando la hora sea mayor o igual que siete.

1) Diagrama de bloques

2) Tabla de Verdad.-
Como el dato BCD sólo puede tomar valores de 0 a 9 (00002 a
10012), los renglones de la tabla de verdad del 10 al 15 (del 10102 al 11112)
nunca pueden ocurrir y por lo tanto, son condiciones sin cuidado que en este
caso se representan con un asterisco como se muestra a continuación:

3) Mapa de Karnaugh para N(D,C,B,A)= Σm(7,8,9)+d(1 ,11,12,13,14,15).

En este caso todas las condiciones sin cuidado conviene tomarlas como unos, ya que contribuyen a
formar grupos más grandes.

90
4) Función simplificada.- De acuerdo con el M.K. anterior, obtenemos N= D+CBA

5) Para usar sólo puertas NAND, reescribimos la función como:

Con lo cual la implementación utilizando sólo puertas NAND queda como se muestra en la siguiente
figura:

Esta implementación se puede realizar con dos circuitos integrados: el 7400 y el 7410.

4.9.- Formas PS y Mapas de Karnaugh.

En las secciones anteriores se ha ilustrado el procedimiento de diseño se circuitos lógicos utilizando

solamente formas SP y los mintérminos de la tabla de verdad. Para realizar el diseño utilizando formas PS el
procedimiento sólo cambia en los pasos 4 y 5 como se ilustrará repitiendo el último ejemplo para obtener una
implementación usando formas PS.

Ejemplo.- Aplicar el procedimiento de diseño para el ejemplo anterior, para obtener una forma mínima PS.

Solución.- Los pasos 1, 2 y 3 son idénticos, de manera que sólo se ilustrarán los pasos 4 y 5

4) Como la tabla de verdad es idéntica, la función a diseñar es N(D,C,B,A) = ∏ M(0-6)*d(10-15), cuyo Mapa de
Karnaugh también es idéntico, sin embargo, se dibuja nuevamente para ilustrar la minimización de la función
(sólo que en esta ocasión se marcan los ceros y no los unos).

La función mínima es:

91
 Obsérvese que la función obtenida NO es equivalente a la función en la forma SP, ya que las
condiciones sin cuidado fueron usadas de manera diferente en ambos casos

Obsérvese que los grupos de celdas adyacentes se forman de igual manera que se hizo anteriormente con los
unos del mapa, salvo que:

 Se agrupan los ceros en lugar de los unos

 Las expresiones obtenidas son términos suma y no términos producto
 Para obtener las variables que deberán aparecer en la expresión correspondiente a cada grupo del
mapa se procede igual que como se hizo para formas SP, sólo que las variables se complementan (en
lugar de X se obtiene X y viceversa).

Para realizar una implementación con el menor número de circuitos integrados, reescribimos la
función mínimizada usando doble negación y el teorema de D’Morgan para obtener.

La expresión anterior puede ser implementada utilizando solamente puertas NOR como se muestra
en la siguiente figura:

En adelante se usarán principalmente formas SP, sin embargo, ocasionalmente es útil tener en cuenta
la alternativa de las formas PS que en ocasiones nos pueden llevar a implementaciones más óptimas.

92
Capítulo 5: Familias Lógicas

La realización de sistemas de control y de gestión, mediante el uso de las compuertas lógicas

electrónicas (de nivel eléctrico), ha tenido un desarrollo tecnológico muy importante, a medida que fue
avanzando el tiempo a partir de su aplicación, a principios de la década del 60. De allí que aparecieron
diferentes tecnologías para la realización de las funciones lógicas, desde las básicas (and, not, or, nor, nand, en
escala de integración SSI), hasta las mas complejas (sumadores, codificadores, memorias, microprocesadores,
etc.) a partir de las escalas de integración MSI en adelante.

El desarrollo de la tecnología de los circuitos digitales integrados, basados en la realización física de

las funciones lógicas mediante la interconexión de resistencias, diodos y transistores sobre un solo sustrato,
permitió una sustancial disminución de los costos de producción y un aumento de la fiabilidad. Los circuitos
integrados contienen muchos mas circuitos en un pequeño encapsulado, de tal forma que todos los sistemas
digitales modernos, son de tamaño reducido. Esto da lugar a una baja drástica en los costos de producción, si
se acompañan con la “economía de producción en masa”, creando grandes volúmenes de dispositivos
similares.

Otra de las ventajas de los CI, es que han hecho a los sistemas más confiable, debido a la reducción del
número de interconexiones externas de un dispositivo a otro (menor conexionado por soldadura).
Otro logro importante de los CI, esta relacionado a una disminución del consumo de potencia,
reduciendo las fuentes de alimentación y sistemas de enfriamiento.

Como desventaja, podemos mencionar la poca capacidad de manejo de corrientes y tensiones, como
así también la del hecho de que no se pueden integrar elementos como inductores, transformadores y grandes
capacitores. Por estas últimas razones, los circuitos integrados se emplean principalmente para realizar
operaciones en circuitos de baja potencia que comúnmente se denominan “procesamiento de la información”.

Las operaciones que requieren niveles altos de potencia o dispositivos que no se pueden integrar,
todavía se manejan con componentes discretos.

Todos los elementos y funciones lógicas que hemos visto (y muchas más) están disponibles como
circuitos integrados (CI). Estos circuitos integrados contiene varias puertas dentro de un solo encapsulado.
Los modernos sistemas digitales utilizan CIs casi exclusivamente en su diseño debido a su reducido tamaño,
alta fiabilidad, bajo coste y consumo de potencia.

Un CI monolítico es un circuito electrónico construido enteramente sobre un pequeño chip de silicio.

Todos los componentes que conforman el circuito, transistores, diodos, resistencias y condensadores, son
parte integrante de un único chip.

La Figura muestra una sección de un encapsulado de CI, donde se ve el chip del circuito dentro del
encapsulado. Los terminales del chip se conectan a los pines del encapsulado para permitir las conexiones con
las entradas y salidas del mundo exterior.

93
 Los dispositivos electrónicos que contienen más de un componente activo se pueden clasificar de
acuerdo a su nivel de integración. En el caso de dispositivos digitales, por la general se clasifican en función
del número de puertas estándar que contengan. La Tabla muestra una manera de definir los diversos niveles
de integración.

Nivel de Integración N° de Puertas Aplicaciones

Pequeña escala de integración (SSI) 1 - 11 Puertas básicas y flip-flops
Media escala de integración (MSI) 12 - 100 Contadores, registros, memorias pequeñas
Gran escala de integración (LSI) 101 – 1000 Memorias y microprocesadores sencillos
Muy alta escala de integración (VLSI) 1001 – 100.000 Memorias grandes, microprocesadores

Aunque los modernos componentes electrónicos digitales son el resultado de años de desarrollo y
evolución, no hay un conjunto ideal de circuitos que satisfaga todos los requerimientos. Por tanto existen
varias familias lógicas, cada una de las cuales ofrece ventajas particulares. Por ejemplo algunas trabajan a
velocidades muy altas, otras poseen bajo consumo, mientras que otras toleran bien el ruido electrónico. Parte
de la función del diseñador consiste en seleccionar una familia lógica apropiada para una aplicación dada.
El desarrollo de los circuitos integrados digitales, dio lugar a la creación de diversos circuitos con
diversos componentes semiconductores, lo que dio lugar a clasificarlos en “familias lógicas”. A su vez, dentro
de cada familia, se hicieron nuevos desarrollos para su mejoramiento, dando lugar a la aparición de
“subfamilias”.

94
5.1.- Clasificación de las Familias Lógicas.

De acuerdo con los componentes electrónicos típicos de los circuitos de cada familia y con el modo de
operar de los mismos, las configuraciones circuitales más utilizadas en la práctica pueden clasificase como
sigue:

Las familias lógicas pasivas Las familias lógicas activas

En su constitución solamente intervienen

son aquellas que están formadas (casi
elementos pasivos (resistencias y
exclusivamente), por dispositivos
diodos). Hoy día, está totalmente en
electrónicos activos (transistores)
desuso

Desventajas: La pérdida de nivel en las

Ventajas: proporcionan ganancia
señales, la poca inmunidad al ruido y el
(restauración de niveles) y mejoran el
pequeño aislamiento entre entrada y
aislamiento entre etapas.
salida.

95
 Si los transistores son de Juntura Bipolar (BJT)

• se denominan familias lógicas bipolares

Si los transistores son de efecto de campo (MOSFET)

• se denominan familias lógicas MOSFET.

En general, podemos decir que cada familia, fue diseñada para una aplicación diferente y cada una
tiene sus ventajas e inconvenientes. Por ejemplo en un computador resulta adecuado que el paso por el nivel
lógico uno (1) a cero (0) o viceversa sea lo más rápido posible. En otros sistemas, como estará alimentado por
baterías, resulta conveniente el mínimo consumo. En ambientes industriales, con alto nivel de ruido eléctrico,
es conveniente que los circuitos electrónicos presenten una alta inmunidad al ruido.

96
 Unidad Temática III: CIRCUITOS SECUENCIALES

Hemos visto como en los circuitos combinacionales, las salidas sólo dependen de las entradas en el
mismo instante de tiempo. Existe otro tipo de circuitos digitales en los cuales esto no es así. Son los llamados
circuitos o sistemas secuenciales. La salida en un circuito secuencial está determinada por la entrada y el
estado del circuito.

•Son aquellos en los cuales las salidas en un instante de tiempo

Circuitos secuenciales determinado dependen de las entradas en ese instante y en instantes
anteriores de tiempo.

Como consecuencia de la definición anterior podemos llegar a la conclusión de que este tipo de
circuitos son capaces de memorizar información y que esta información en un momento dado depende de las
entradas ocurridas en el circuito hasta ese momento.

El circuito no es capaz de memorizar todas las entradas ocurridas hasta un instante de tiempo
determinado, sino solo una cierta parte. A la información almacenada se le denomina estado del sistema, y el
número máximo de informaciones almacenables es el número de estados posibles del sistema.

97
 El diagrama de bloques de un circuito secuencial es:

Todo Circuito Secuecnial

Un bloque Combinacional

Un bloque con memoria

Las salidas de un circuito secuencial son las salidas del circuito combinacional.

Capítulo 1: Funciones de Transición.

Un circuito o sistema secuencial queda definido por dos funciones lógicas, llamadas funciones de
transición.

98
1.1.- Función de Salida.

Si designamos por:

S(t) = salidas en el mismo instante de tiempo t

E(t) = entradas en el mismo instante de tiempo t
Q(t) = estado en el instante de tiempo t

La función de salida puede expresarse:

S (t) = F [ E (t), Q (t) ]

1.2.- Función de Transición de estado.

Nos indica si unas determinadas entradas producen un cambio en el estado y a qué estado se cambia.
La función puede expresarse:

Q(t+1) = G [ E(t), Q(t) ]

Tanto F como G son funciones lógicas, exactamente iguales a las estudiadas hasta ahora. La única
novedad, que confiere a los circuitos secuenciales propiedades totalmente distintas a los combinacionales, es
el hecho de que existe realimentación. La función G nos da los valores Q en función de los propios valores Q
anteriores. Las mismas variables son variables de entrada y salida de la función.

Las funciones F y G pueden expresarse mediante tablas de verdad, como cualquier otra función. Por el
hecho de existir realimentación, se les denomina tablas de transición del circuito secuencial.

1.3.- Cronogramas.

Hemos visto que los circuitos secuenciales tienen una estructura tal que las salidas dependen del
tiempo, ya que el estado depende de las entradas y éstas son función del tiempo.

Aunque las tablas de transición permiten definir un circuito secuencial, cuando éste es complejo, es
más cómodo manejar una representación gráfica de las variables en función del tiempo. A esta representación
se le llama cronograma.

Más adelante veremos los cronogramas de los distintos biestables.

99
Capítulo 2: Biestables.

Los biestables son circuitos lógicos Q

capaces de permanecer en uno de entre
dos estados estables, aún después de
desaparecer la causa que provocó el
paso al estado alcanzado. Son, pues,
capaces de almacenar una información Q
binaria (1 bit).

En la figura se muestra uno de los biestables más simples que pueda construirse utilizando dos
inversores. Por su forma de conexión, se dice que existe retroalimentación o realimentación dentro de la
disposición circuital de los inversores, ya que las salidas realimentan a las entradas. Como se observa de la
figura, la configuración de inversores realimentados posee dos salidas, Q y Q´, pero no presenta entradas.

Para verificar que este circuito en efecto posee dos estados estables, suponga que la salida Q de la
pareja de inversores se encuentra en estado alto. De ser esto así, la entrada al inversor n°2 sería 1, y en
consecuencia su salida sería igual a 0. El 0 a la salida del inversor n°2 se convierte en la entrada del inversor 1,
el cual, debido a su naturaleza inversora coloca un 1 a su salida. Observe entonces que, bajo estas
circunstancias, el circuito se presenta estable y no existe tendencia a salir de su estado presente.

Por otro lado, suponga que ahora la salida Q de la pareja de inversores es igual a 0. En este caso, a la
entrada del inversor 2 se tendrá el valor de 0 y, por consiguiente, su salida asumirá un valor igual 1. Este 1,
aplicado a la entrada del inversor 1, da como resultado un valor de 0 a su salida.

En consecuencia, de nuevo, el circuito se encuentra en una condición estable. Es decir, el sistema de dos
inversores interconectados como se describió, está en capacidad de mantener un 1 o 0 a su salida. De ahí su
nombre de biestable, o estable en dos estados. El biestable que se acaba de describir es tan simple que ni
siquiera posee entradas y, por lo tanto, no disponemos de una manera práctica de cambiar su estado. Cuando
se energiza por primera vez, el circuito asume al azar uno de los estados, 0 o 1, permaneciendo así hasta tanto
no se desenergice.

2.1.- Tipos de Biestables.

Deben distinguirse tres aspectos en las señales de entrada que producen la transición de un estado a
otro:

La lógica de disparo.
•Que determinará que el biestable cambie de estado cuando en sus entradas se dé una cierta combinación de señales. Es el
modo de funcionamiento. Puede haber tantos biestables como lógicas de cambio nos imaginemos. En la práctica sólo se
usan 4 tipos de biestables.

El tipo de disparo
•Que determinará la forma en que las excitaciones de entrada afectan al estado del biestable.

El sincronismo en el disparo.
•Que determinará si el funcionamiento del biestable se hará de acuerdo con la presencia de una señal adicional a las
entradas, y que se denomina señal de reloj.

Combinando estos tres aspectos, los fabricantes han comercializado una gran variedad de biestables,
que son suficientes para las necesidades de diseño.

100
 Podemos clasificar los biestables según estos criterios.

2.1.1. Biestables asíncronos (latches).

Asíncronos quiere decir que funcionan sin señal de reloj; cualquier cambio en las entradas produce un
cambio en las salidas, en cualquier momento. En el caso de tener varios biestables asíncronos en un circuito,
cada uno actuaría de forma independiente a los otros.

2.1.2. Biestables síncronos (flip-flops).

Son los que funcionan en sincronismo con una señal de reloj. A estos también se les llama circuitos
secuenciales sincronizados, y son el tipo de circuito más utilizados en la práctica, ya que son relativamente
sencillos de diseñar.

Un circuito secuencial síncrono emplea señales que afectan los elementos de almacenamiento sólo a
instantes discretos de tiempo. La sincronización se logra por medio de un dispositivo de sincronía, llamado
generador de reloj, que produce un tren periódico de pulsos de reloj, a intervalos fijos.

Esto significa que en los biestables síncronos, la tabla de transición solo se cumple cuando se activa la
señal de reloj. Si la señal de reloj no se activa, no se produce ninguna transición. Por tanto, aunque en las
entradas haya una combinación de señales que conduzcan a una transición de estado, ésta no se producirá
hasta que se active la señal de reloj, y no volverá a producirse una nueva transición hasta que se active de
nuevo la señal de reloj. La señal de reloj puede activarse de dos formas: por nivel o por flanco.

101
2.1.3. Biestables activados por nivel (de tensión).

Un biestable activado por nivel podrá cambiar de estado cuando la señal de reloj esté a un
determinado nivel de tensión: "1" (nivel alto) o "0" (nivel bajo).

2.1.4. Biestables activados por flanco.

Un biestable activado por flanco ignora el pulso de reloj mientras está en un nivel constante y se
dispara sólo durante una transición de la señal de reloj, de "0" a "1" (flanco de subida) o de "1" a "0" (flanco de
bajada).

2.2.- Biestables básicos (R-S, J-K, D, T).

El diseño de circuitos asíncronos complejos es más difícil que el de circuitos síncronos, puesto que su
comportamiento depende en gran medida de los retardos de propagación de las puertas lógicas y de la
sincronía de los cambios de las entradas. De todas formas, se necesita algo de diseño asíncrono, ya que:

Los latches Elementos de almacenamiento en circuitos asíncronos.

• Se utilizan como bloques de construcción de los flip-flops

Flip-flops Elementos de almacenamiento en circuitos síncronos.

• Tienen entradas síncronas, ya que los datos se transfieren sincronizados con la señal de reloj,
sólo durante el flanco de disparo del pulso de reloj.

Pero la mayoría de los IC disponibles en el mercado presentan también entradas asíncronas, las cuales pueden
cambiar el estado del flip-flop independientemente del reloj. Estas entradas pueden ser por nivel alto ("1") o
por nivel bajo ("0") y son prioritaras sobre las otras señales de entrada. Tenemos las sgtes:

•Inicialización o Preset (PRE).

SET (S)
•Pone al biestable en estado SET (1)

•Borrado o Clear (CLR).

RESET (R)
•Pone al biestable en estado RESET (0)

Ahora vamos a estudiar los 4 tipos básicos de biestables: R-S, J-K, D y T, estudiando su tabla de
transición, circuito y cronograma, tanto para el caso de que funcionen asíncronamente (sin señal de reloj)
como síncronamente (con señal de reloj). Veremos los casos en que la señal de reloj se activa por nivel
(alto/bajo) o por flanco (subida/bajada).

102
2.2.1. Latches tipo S y R (cerrojos).

Considérese el caso de una compuerta OR de la figura.

Supóngase que inicialmente ambas entradas se encuentran en nivel 0. Si ahora conectamos a

la salida de la compuerta una de las entradas, la compuerta no notará ningún cambio en sus niveles de
entrada y, por lo tanto, sus salidas continúan igual.

Si enseguida aplicamos un 1 lógico a la otra entrada de la compuerta, ¿cuál es el efecto sobre

la salida de la otra compuerta?. La respuesta es que la salida cambia a 1 lógico, puesto que para la
compuerta OR, si una de sus entradas se hace igual a 1, su salida también adopta ese valor de 1.

El efecto neto será que ahora la otra entrada a la OR también se ha hecho igual a 1. Sin
embargo, el estado a la salida se mantiene, pues de acuerdo a la tabla de verdad de una compuerta OR,
si una o ambas entradas son igual a 1, el valor a su salida también es uno. Ahora, si se aplica un 0 a la
entrada disponible de la OR, la salida Q mantiene su valor 1 y, por consiguiente, el estado a la salida de
la compuerta será igualmente 1.

Así, este dispositivo asume permanentemente el valor 1 a su salida, por lo cual se conoce
como latch-set (S) o un cerrojo en 1.

Para avanzar un poco más en la idea de realimentación para la fijación de una compuerta,
sustituyamos ahora la compuerta OR por su equivalente en términos de una compuerta NOR seguida
de una NOT o inversora.

Si se utiliza la salida de la compuerta NOR como

0 salida Q del latch, se obtiene el circuito del medio.
1 Q
S 0 0 Se observa que el comportamiento global es igual
al de la figura anterior (sólo con OR). Sin embargo,
en este caso la salida es versión negada del cerrojo
en 1, y, por lo tanto, a este circuito se le conoce
0 como latch-reset (R), o cerrojo en 0.
1
R 0 0
La última figura muestra un circuito
1Q
conectado exactamente de la misma manera, pero
dibujado de una forma diferente.

0 Q
R Q

103
2.2.2. Latches tipo S -R .

El único biestable que tiene sentido como asíncrono es el R-S. Los demás requieren reloj para un
correcto funcionamiento.
Este biestable tiene dos entradas:

R (Reset): permite poner a 0 el estado del biestable.

S (Set): permite ponerlo a 1.

Tiene dos salidas complementarias: Q y Q'.

Para analizar la tabla de transición basta con que nos fijemos en Q.

2.2.2.1.- Latch R-S con compuerta NOR.

La tabla de transición es la siguiente, en forma normal y forma compacta:

R S Q(t) Q(t+1) R S Q(t+1) Comentario

0 0 0 0 0 0 Q(t) No cambia
0 0 1 1 0 1 1 Se activa Set
0 1 0 1 1 0 0 Se activa Reset
0 1 1 1 1 1 ND No Definido
1 0 0 0
1 0 1 0 ND: No definido
1 1 0 ND
1 1 1 ND

En el último caso, el hecho de que el nuevo estado no está definido no quiere decir que el biestable se
deteriore si R=S=1. Lo que significa es que no podemos predecir en qué estado quedará.

El símbolo como bloque del biestable R-S es el siguiente:

S Q

R Q

Vamos a explicar el funcionamiento del biestable R-S (latch) con el primer circuito (con puertas NOR).
Lo que hacemos es cambiar los valores de las dos entradas R y S y observaremos las señales de salida Q y Q'.
R
Q

S Q

Suponemos que R=S=Q=0 (nivel bajo).

Dado que la salida Q se realimenta a una entrada de la puerta 2 y su otra entrada es S=0, la salida de
la puerta 2 tiene que ser Q'=1. Pero esta salida está acoplada de nuevo a una entrada de la puerta 1,
asegurando así que su salida sea Q=0, es decir, el biestable no cambia de estado.

104
 Cuando la salida Q esté a nivel bajo (Q=0), el latch se encuentra en estado RESET ("0") y permanecerá
indefinidamente en él hasta que se le aplique un nivel alto en la entrada S (S=1). Al tener S=1, la salida de la
puerta 2 se pone a nivel bajo (Q'=0).

Como tenemos que R=0 y Q'=0, la salida de la puerta 1 se pone a nivel alto (Q=1). Este nivel alto en la
salida Q se realimenta a una de las entradas de la puerta 2, asegurando que su salida Q' permanece a nivel bajo
(Q'=0) incluso cuando se elimine el nivel alto de la entrada S (S=0).

Cuando la salida Q esté a nivel alto (Q=1), el latch se encuentra en estado SET ("1"), y permanecerá
indefinidamente en él hasta que se le aplique un nivel alto en la entrada R (R=1).

Si estando en este estado SET (Q=1), eliminamos simultáneamente los niveles altos de las dos
entradas (R=S=0), como la salida Q se realimenta en una entrada de la puerta 2, y la otra entrada es S=0, su
salida estará a nivel bajo (Q'=0). Como esta salida está acoplada de nuevo a una entrada de la puerta 1, y la
otra entrada es R=0, su salida estará a nivel alto (Q=1). Vemos que el biestable no cambia de estado.

En operación normal, las salidas de un latch (Q y Q') son siempre complementarias una de la otra. Sin
embargo, se produce una condición de funcionamiento no válida en un biestable R-S cuando se aplican
simultáneamente niveles altos a las dos entradas R y S (R=S=1). En esta situación, las dos salidas deberían
estar forzosamente a nivel bajo (Q=Q'=0), lo que viola la condición de complementariedad de las salidas.

Además, si se eliminan simultáneamente los niveles altos de las dos entradas (R=S=0), las dos salidas
van a tender al nivel alto y, dado que siempre va a existir un cierto retraso de propagación de la señal eléctrica
a través de las puertas, una de las puertas dominará en la transición a nivel alto (una de las puertas siempre
será más lenta que la otra). Esto hará que la salida de la puerta más lenta permanezca a nivel bajo. Cuando se
produce esta situación, no se puede predecir el siguiente estado del latch. Si los tiempos de propagación de las
dos puertas fueran exactamente iguales se producirían oscilaciones 0,1,0,1,...

2.2.2.2.- Latch R-S con compuerta NAND.

La tabla de transición es la siguiente forma compacta:

R S Q(t+1) Comentario
0 0 Q(t) No cambia
0 1 0 Se activa Set
1 0 1 Se activa Reset
1 1 ND No Definido

ND: No definido

En el último caso, el hecho de que el nuevo estado no está definido no quiere decir que el biestable se
deteriore si R=S=1. Lo que significa es que no podemos predecir en qué estado quedará.

El símbolo como bloque del biestable R-S es el siguiente:

S Q

R Q

105
 El circuito puede ser implementado con sólo dos puertas NAND con entrada activa a nivel bajo:

S
Q

R Q

En el caso de utilizar puertas NAND, las órdenes Reset y Set suceden para entradas a nivel bajo (0); en
este caso, el biestable se llama biestable R'S', y su tabla de verdad es todo invertido (R=S=0 no permitido,
etc.).

2.2.3. Diagramas de tiempo y retardo en un Latch R-S.

Los cronogramas correspondientes a un biestable R-S con puertas NOR y NAND son los siguientes.
Como estamos analizando el biestable como asíncrono, no dependerá de una señal de reloj, sino de
cómo cambiemos las entradas R y S y del estado anterior. Igual que hemos hecho antes, lo que hacemos ahora
es cambiar los valores de las dos entradas R y S y observaremos las señales de salida Q y Q'. Los estados de las
entradas R y S los hemos elegido arbitrariamente para realizar los cronogramas, partiendo en ambos casos de
que Q se encuentra a nivel bajo (Q=0).

NOTA: La condición R=S=1 origina un modo de funcionamiento no válido del biestable, lo que es un gran inconveniente
en cualquier latch de tipo RESET-SET.
NOTA: Mientras no se diga lo contrario, de ahora en adelante supondremos que los tiempos de propagación de las
puertas lógicas que componen los biestables son nulos, con lo cual la respuesta del biestable será inmediata.

NOTA: En este caso, la condición R=S=0 tiene el mismo problema que antes.

106
2.2.4. Diagramas de tiempo y retardo con habilitación adicional.

Este tipo de biestable, y todos los que vamos a ver, pueden tener una entrada adicional de habilitación
(STROBE o ENABLE), que puede activarse en estado alto ("1") o bajo ("0"). Cuando esta señal está activa, el
biestable funciona (puede cambiar de estado); cuando está inactiva, no funciona.

En el caso del biestable R-S, debemos añadir la siguiente lógica al circuito para tener dicha entrada de
habilitación. El símbolo lógico o de bloques es el mismo que antes pero añadimos esta entrada de habilitación.

El biestable R-S puede funcionar de forma asíncrona (tal como hemos visto hasta ahora), pero
también de forma síncrona, es decir, utilizando una señal de reloj como entrada de habilitación. Cuando
enumeramos los distintos tipos de biestables, dentro de los síncronos (flip-flops) vimos que la señal de reloj
se podía activar por "nivel" o por "flanco".

Los símbolos lógicos o de bloques de los biestables R-S síncronos son los siguientes. Todos tienen una
entrada adicional de reloj (Clock). En el caso de los flip-flops disparados por flanco colocamos un triángulo
dentro del bloque en la entrada del reloj. Este triángulo se denomina "indicador de entrada dinámica". Para
distinguir si se activa por flanco de subida o por flanco de bajada, colocamos un círculo (como los de negación)
en la entrada del reloj.

NOTA: Esta misma nomenclatura se utiliza en el resto de biestables.

107
 Vamos a analizar ahora los cronogramas correspondientes a estos cuatro casos. Al tratarse de
biestables síncronos, ahora dependerán de una señal de reloj. Igual que antes, cambiamos las entradas R y S y
comprobamos las señales de salida Q y Q'. Podemos poner los cuatro casos en un solo cronograma.

Cronograma biestables R-S (síncronos)

Donde:
Qna = Salida biestable activado por nivel alto ("1")
Qnb = Salida biestable activado por nivel bajo ("0")
Qfs = Salida biestable activado por flanco de subida
Qfb = Salida biestable activado por flanco de bajada

Nota: Las salidas Q' las ignoramos, puesto que su señal simplemente es la inversa de Q.

2.2.5. Latch D.

Como se mencionó anteriormente, una de las funciones que en mayor frecuencia se utilizan en
electrónica digital es el almacenamiento de datos. Los bits se mueven de un lugar a otro y se guardan por
diversos períodos de tiempo. En estas aplicaciones, la entrada de excitación al elemento de memoria la forman
los datos al ser almacenados. En otras palabras es deseable disponer de un dispositivo que simplemente
transfiera el valor lógico presente hacia su salida, y lo retenga ahí, por todo el tiempo que sea necesario, aún
después de que el dato de entrada ha desaparecido. El cerrojo D cumple con estos requisitos.

3.2.2.1.- Estructura del Cerrojo D.

D S Q D Q
C
R Q C Q

En la figura se muestra el símbolo lógico del latch D así como también su implementación a partir de
un cerrojo RS convencional. En esencia, el latch D es el mismo cerrojo RS con habilitación, con la diferencia
que la entrada R al cerrojo se ha hecho igual a la entrada negada S. Como resultado, el conjunto cerrojo-
inversor solo presenta dos entradas que son la D y la de habilitación C. El inversor utilizado para generar la
entrada R sirve, además, con el propósito de eliminar la ambigüedad resultante de activar las dos entradas del
cerrojo.

108
 En la figura se muestra la tabla de verdad que resume el funcionamiento del
cerrojo D. Observe, que la operación del cerrojo D es mucho más sencilla que la del RS,
ya que el estado de su salida se determina por una sola variable de control, D, siempre
y cuando el cerrojo se encuentre habilitado por una señal de entrada alta C. Es decir, el
estado del cerrojo se determina por el valor de D, siempre y cuando el cerrojo se
encuentre habilitado para cambiar.

Por ejemplo, suponga que desea almacenar el número 1 en un latch D. Para el efecto, simplemente se
coloca el valor 1 en la entrada D, mientras que simultáneamente se habilita el cerrojo para recibir datos con
una señal 1 en su entrada C. La coincidencia de estas dos señales produce como resultado que la salida del
cerrojo adopte el nivel lógico de 1. Una vez que el cerrojo haya adoptado su nuevo nivel, las señales que lo
indujeron, en D y C, pueden retirarse. El cerrojo mantendrá su estado mientras no se ordene lo contrario.

Q
t1 t2 t3 t4 t5 t6

Activado Retención Retención Activado

Activado

Observe que antes del instante t1 el estado del cerrojo es tal que su salida, Q, presenta un valor 1,
mientras que su entrada, C, se encuentra a nivel bajo, inhibiendo así los cambios de estado en el cerrojo; en
consecuencia, el estado del cerrojo se mantiene así hasta que no se produzca la activación de C. Ahora, entre t1
y t2, se ha producido la activación en C, lo que causa que el cerrojo esté a en disposición de seguir los valores
presentes a su entrada D. En este intervalo D=0, por lo que este valor es transferido a su salida, haciéndola
igual a 0.

Entre t2 y t3 se presenta la ocurrencia de un pulso de valor igual a 1 en D; sin embargo el cerrojo no

está disposición de atender la solicitud de cambio ya que su entrada de habilitación está desactivada. En
consecuencia, el pulso en D es desestimado y el latch mantiene su estado.

Ahora, entre t3 y t6, el nivel C se hace alto, con lo cual el cerrojo se habilita, quedando así en capacidad
de seguir las variaciones de valores a su entrada D; es así como su salida, Q, sigue fielmente las variaciones
presente a su entrada.

109
Capítulo 3: Los Flip-Flop.

A excepción de las compuertas, los Flip-Flops son quizás los componentes lógicos de más amplio uso
en la implementación de circuitos digitales.

Los Flip-Flop.

•Son dispositivos biestables sincrónicos, lo significa que su salida solo cambia de estado en
presencia de un pulso de reloj de características adecuadas a la operación del dispositivo
específico.

Los Latches.

•Constituyen elementos de almacenamientos biestable, no son apropiados para el diseño de

circuitos secuenciales síncronos.

3.1.- La necesidad de reloj en los circuitos digitales.

Los latches R-S asincrónicos son adecuado para la construcción de memorias, eliminadores
de rebote y otros circuitos sencillos.

Se entiende por asincrónico, todo aquel dispositivo cuya operación no esté sincronizada
con la ocurrencia de pulsos de reloj de ciertas características especiales.

Para aplicaciones más avanzadas, por ejemplo, registros de desplazamiento e implementación de

máquinas secuenciales complejas, los dispositivos biestables asincrónicos no son apropiados por varias
razones.

Entre las razones que los habilitan para desempeñarse como elementos confiables para el diseño de
circuitos más complejos, se cuentan su susceptibilidad a los denominados problemas de carrera, su poca
inmunidad al ruido y la posibilidad de provocar ambigüedad en los circuitos de los cuales hace parte. Estas
circunstancias obligan al uso de biestables sincrónicos en la mayoría de las aplicaciones donde se requiere la
función de memoria o almacenaje.

Las carreras son un problema muy frecuente que se presenta en circuitos lógicos donde intervengan
varios componentes de almacenamiento cuyas características difieran levente entre sí. Es así que cuando
varias señales lógicas ordenan el cambio simultáneo de varios de estos dispositivos, los más rápidos lo harán
primero y los más lentos después. Durante este lapso, el circuito podría descontrolarse y el resultado final
puede ser impredecible.

Un circuito digital construido por latches RS estará sujeto a este problema, ya que es imposible
garantizar que todos los latches posean los mismos tiempos de propagación. Por tanto, si existen varias
señales cambiando al mismo tiempo, la ocurrencia de una carrera, y, por ende, de una respuesta incierta es
inminente. La situación planteada se soluciona si se logra sincronizar el cambio de todos los elementos de
memoria con una señal que imponga un orden en el proceso.

110
 La señal de reloj

Es la señal maestra que gobierna la operación de cualquier sistema

secuencial sincrónicos.

Bajo el control de esta señal de reloj, la salida del dispositivo no responde

de inmediato a los cambios en su entrada, sino que espera a la llegada del
próximo pulso de reloj.

De este modo se evita que los cambios de estado no previstos se propaguen sin control a través del
circuito. La sincronización de las operaciones minimiza los riesgos de carreras, glitches 4 y otros efectos no
deseados.

3.2.- El Flip-Flop RS disparado por flanco.

Un Flip-Flop es un dispositivo síncrono biestable.

Flip-Flop Disparado por Flanco Flaco de Bajada

• Transición de Alto a Bajo del pulso de reloj.
Flip-Flop Disparado por Flanco Flaco de Subida
• Transición de Bajo a Alto del pulso de reloj.

Flip-flop RS Flip-flop RS
activado por activado por
flaco flaco
Ascendente Descendente

En la figura se muestra la representación simbólica de un flip-flop RS disparado por flanco. La

diferencia con las representaciones anteriores, reside la ligera variación de la simbología que representa el
reloj, C. Las entradas de este dispositivo de almacenamiento ahora se denominan sincrónicas, pues sus efectos
sobre la salida solo serán efectivos una vez se tenga una transición del pulso de reloj en la entrada
correspondiente.

S R Reloj Q Q Comentario
0 0 x Q Q No cambia
0 1 ↑ 0 1 Se activa Reset
1 0 ↑ 1 0 Se activa Set
1 1 ↑ ND ND No Definido

4 Glitch: Error se considera como una condición imprevista que puede interferir en el buen funcionamiento de un circuito secuencial.
111
 La figura muestra la tabla de verdad que resume la operación del flip-flop RS disparado por borde de
subida.

La tabla de verdad se puede aclarar haciendo referencia a la figura siguiente, en la que se muestra
algunas combinaciones de entradas y el resultado a la salida, la cual solo cambia cuando hace su llegada a la
entrada de reloj una transición adecuada de bajo a alto para el caso de este flip-flop.

1 1
1 S Q 0 0 S Q 0 0 S Q Q=Q
C C C
t0 t0 t0
0 R Q 1 R Q 0 R Q

Como se observa se ha aplicado un nivel 1 a la entrada S, mientras que R recibe un 0 como entrada.

De acuerdo con la tabla de verdad del RS, su salida debe ponerse en 1 si estaba en cero, y en caso
contrario, debe permanecer en 1. Para el caso se ilustra en la figura, la salida del RS se encontraba en nivel
bajo, y su cambio de nivel alto se produce justo en el instante t0 en que aparece la transición de alto a bajo del
reloj de entrada C. Se dice que borde de subida del reloj ha causado el cambio a la salida del flip-flop.

La situación siguiente es similar a la anterior, excepto a que ahora las entradas S y R se han conectado
a niveles lógico 0 y 1 respectivamente. Tal combinación de entrada ordena al flip-flop poner su salida a 0,
orden que no sucederá hasta tanto no aparezca un borde de subida en la entrada de reloj.

La parte de la figura difiere de las anteriores en que ahora las entradas S y R han sido llevadas a nivel
lógico 0. Esto corresponde al estado de reposo del flip-flop, por lo cual, a la llegada del pulso de reloj con su
consiguiente borde de subida, no se producirá ningún cambio a su salida.

3.3.- El Flip-Flop JK.

Los Flip-flop JK son versátiles y de muy amplio uso.

Para comenzar, obvian las combinaciones de entradas prohibidas, características de los flip-flop tipo
RS. En la figura se muestra la forma como puede obtenerse el flip-flop JK a partir del uno RS.

K S Q J Q
C C C
J R Q K Q

La disposición circuital mostrada da origen al flip-flop cuyo modo de operación se especifica en la

tabla de verdad de la figura siguiente.

J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Q´n

Observe que efecto de la entrada J es similar a la entrada S en el RS, llevar la salida del biestable a 1,
mientras que la K es similar a R, llevar el dispositivo a 0. A diferencia del RS, en el JK es posible activa ambas
entradas simultáneamente, lo que da como resultado que el flip-flop conmute su estado.

112
 Es decir, si estaba en 0 pasa a 1, y si estaba en 1 pasa 0. Debido a que el flip-flop es controlado por
flancos de reloj, los cambios que se sucedan en su salida estarán sincronizados por los bordes de subida o de
bajada del reloj, según el tipo de flip-flop.

Para ayudar en la fijación de las ideas relativas al papel que desempeña el reloj en la operación del
flip-flop, en la siguiente figura se ilustran los cambios en el tiempo en las entradas JK, junto con la señal
aplicada a su entrada de reloj.

1 2 3 4 5 6
Reloj

Q
t1 t2 t3 t4 t5 t6 t7 t8

El resultado de los cambios en su salida, y los tiempos en los cuales estos suceden, se representan en
la gráfica denominada Q. Para el ejemplo, se ha escogido un flip-flop JK activado por los bordes de bajada del
reloj.

Observe que antes de la llegada del primer pulso de reloj, la salida del flip-flop, Q, se halla a nivel
lógico bajo. En el instante t1 la entrada J del biestable recibe un nivel de 1, mientras que K se mantiene en bajo.
Esto le ordena al flip-flop llevar su salida Q a nivel alto. Note, sin embargo, que nada sucede a la salida, hasta
tanto no se presente el borde de bajada del pulso de reloj en t2. La llegada del borde de bajada del segundo
pulso de reloj se presenta cuando sus dos entradas se encuentran en 0, lo que define la condición de reposo;
en consecuencia, no produce cambio alguno en el estado de salida, la cual permanece en 1.

En t4 la entrada K del Flip-flop es llevada a 1, con lo cual la orden resultante ahora es poner 0 la salida
Q. la ejecución de la orden, sin embargo, solo se lleva a cabo después, en t5, cuando el flip-flop recibe a su
entrada de reloj un flanco de bajada. A la llegada del siguiente flanco de bajada en t7, con el pulso 4, las
entradas del flip-flop se encuentran ambas en nivel alto, por lo cual el efecto es de conmutar el estado de su
salida, llevándola ahora a 1. De manera similar, el flanco de bajada del pulso 5 se presenta con los mismo
valores de entradas del pulso anterior, por lo cual, de nuevo el flip-flop conmuta el estado de su salida, la cual
adopta entonces el nivel bajo t8.

3.3.1. Los Flip-Flop Maestro – Esclavo.

Hasta hace un par de años los flip-flop JK se fabricaban en configuración maestro-esclavo. Esto se
presentaba para un comportamiento esporádico peculiar denominado captación de unos; que en ocasiones,
esto podía llevar a funcionamiento errático de los circuitos de los cuales hacían parte los mencionados flip-
flop. La referencia comercial de esta variedad era 7473, y dado que se consideraban obsoletos, no serán
considerados en esta unidad.

113
3.3.2. Los Flip-Flop JK disparados por borde.

Los Flip-flop tipo JK operan, por lo general, disparados por borde negativo o de bajada del pulso de
reloj a su entrada. El 7473 y el 74107 eran ambos del tipo maestro esclavo con los problemas a que hizo
alusión en párrafo anterior. Las versiones modernas, LS y HC de estos circuitos integrados han sido cambiadas
a disparo por borde para prevenir los problemas asociados con sus versiones anteriores.

3.3.3. Entradas asincrónicas: Set y Clear.

Las entradas directas o asincrónicas de CLEAR (borrar o llevar 0), y de SET (poner en 1), toman
precedencia sobre cualquier otra entrada condicionada a la ocurrencia de transiciones en los pulsos de reloj.
Se les conoce como asincrónicas porque su efecto sobre el Flip-flopes inmediato y no depende de la ocurrencia
de transiciones en los pulsos de reloj.
Internamente, lo circuitos integrados se conectan de tal forma que al accionar el flip-flop se desliga de los
pulsos de reloj mientras cualquiera de sus entradas asíncronas esté en efecto.

En el cronograma se muestra la señalización que corresponde al ejercicio de las entradas asíncronas

activas en bajo para un flip-flop JK.

1 2 3 4 5 6
Reloj
PRE

J Q
CLR C
K Q
Q
t1 t2 t3 t4 t5 t6 t7 t8 CLR

3.3.4. Uso de entradas síncronas y asíncronas.

Mucho diseñadores favorecen de utilizar sólo las entradas síncronas de los dispositivos biestables, lo
que significa que todos los flip-flop dentro del sistema cambian de estado sólo en presencia de transiciones en
los pulsos de reloj, su efecto es el de sincronizar los cambios de todos los flip-flops con la ocurrencia de los
bordes de reloj. Esto minimiza los problemas de carreras y de glitches.

Otros diseñadores son de la opinión de que tanto las entradas síncronas como las asíncronas deben
ser utilizadas cuando la ocasión lo justifique, haciendo mejor uso de los recursos disponibles en el circuito
integrado. No obstante, el uso conjunto de los dos juegos de entrada da lugar a problemas de temporización
que pueden redundar en la ocurrencia de carreras, glitches y otros efectos secundarios indeseables.

La utilización de entradas sincrónicas y asíncronas en el diseño de un circuito digital es aconsejable

en aquellas situaciones en las cuales la existencia de carreras y de glitches no perturbe la operación segura del
sistema. Por lo demás, las entradas asincrónicas seguirán cumpliendo bien sus funciones de inicialización de
flip-flops, cuando la aplicación así lo requiera.

114
3.3.5. Algunas referencias comerciales de Flip-flops JK. El 74LS76A.

A parte del 74107 que se menciona en la sección anterior, el 74LS76A es un circuito integrado de gran
aceptación cuando surge la necesidad de utilizar flip-flops JK. Como se muestra en la figura, esta referencia
corresponde a un doble flip-flop JK disparado por borde negativo (transición de alto a bajo), lo que se indica
por la burbuja negativa que acompaña a la entrada de reloj del dispositivo.

(2)
1PRE
(4) (15)
1J J Q 1Q
(1) Se cuenta, además, con dos entradas asíncronas activas en bajo,
1CLK C una prefijación a 1, ̅̅̅̅̅̅ , y la otra para borrarlo o prefijación en 0,
1K (16)
K Q
(14)
1Q ̅̅̅̅̅̅ . Además de la salida Q, también se encuentra disponible el
complemento de ella, ̅ . Observe, además, que cada flip-flop
(3) dispone de su propio juego de entradas asíncronas. El 74LS276 es
1CLR
la versión cuádruple del 74LS76, excepto que las entradas
(7)
2PRE asíncronas son comunes a los cuatro flip-flop.
(9) (11)
2J J Q 2Q
(6)
2CLK C
(12) (10)
2K K Q 2Q
(8)
2CLR

3.4.- El Flip-Flop T.

Constituye un bloque de uso frecuente en de circuito digitales, aunque no se encuentra disponible

comercialmente como dispositivo TTL o CMOS. Este flip-flop sólo presenta un terminal de entrada
denominado T, como se muestra en el diagrama de la figura, en la que también se ha incluido la tabla de
verdad que lo describe.
T Q
T Qn+1
0 Qn
1 Qn
C Q
En la figura siguiente se muestra cómo puede obtenerse el flip-flop T a partir del JK. Observe como el
flip-flop T es simplemente un JK con sus entradas en corto, la operación del nuevo flip-flop T se obtiene del JK,
simplemente haciendo J=K en su tabla de verdad.

T J Q
C
K Q

Además, la ecuación que describe el funcionamiento del flip-flop T será:

= ̅̅̅̅ + ̅

Lo que se interpreta diciendo que el estado siguiente es igual al estado presente invertido, es decir, el
flip-flop conmuta cada vez que recibe un pulso de reloj adecuado.

115
3.5.- El Flip-Flop D.

Es uno de lo más útiles y sencillos de utilizar. En la figura se muestra su símbolo lógico con que se
representa y su tabla de verdad.
D Q
T Qn+1
0 0
1 1
C Q

Como se deduce, la ecuación que describe la operación del flip-flop D es:

Lo que equivale a decir que el estado al que pasará el flip-flop a la llegada del próximo borde de reloj
será el mismo que se tenga a su entrada D cuando se llegue al momento de cambiar. Así, por ejemplo, si se
desea que la salida Q del flip-flop se haga 1, sólo es necesario colocar un nivel 1 a la entrada D y esperar a que
llegue el indispensable borde de reloj, de subida o de bajada, según la referencia del circuito integrado de que
se disponga.
En la figura siguiente se muestra cómo obtener un flip-flop D a partir de un JK.

D J Q
C
K Q

Observe que debido a la acción del inversor intercalado a la entrada K, las entradas del flip-flop JK
siempre serán la una del complemento de la otra y en consecuencia, ni la condición de reposo ni la de
conmutación de presentan bajo esta configuración.

3.5.1. Algunas referencias comerciales del flip-flop D. El 74LS74.

El 74LS74 contiene dentro de su encapsulado dos flip-flops tipo D independientes el uno del otro,
excepto por la tierra del potencia, Vcc, los cuales comparten.
Estos son flip-flops disparados por flanco positivos (transiciones de reloj de bajo a alto) que disponen
de entradas asincrónicas de inicialización a 1 y de borrado, las cuales son activas ambas en nivel bajo.
En la siguiente figura se muestra el símbolo lógico y la configuración de pines de este circuito.

(4)
1PRE
(2) (5)
1D D Q 1Q
(3)
1CLK C
(6)
Q 1Q
(1)
1CLR
(10)
2PRE
(12) (9)
2D D Q 2Q
(11)
2CLK C
(8)
Q 2Q
(13)
2CLR

116
Capítulo 4: Contadores Digitales.

Los contadores constituyen uno de los mejores recursos para la solución de problemas y el desarrollo
de aplicaciones en electrónica digital.
Su función es simple y directa: contar.

Sin embargo, aplicaciones tan complejas e interesantes como la construcción de frecuencímetros y de

convertidores análogo-digital pueden llevarse a la práctica mediante el uso de contadores controlados
adecuadamente.

4.1.- Contadores de Rizado.

El más sencillo de los contadores es el denominado contador de rizado, cuyo diagrama se ilustra en la figura.
Vcc

Q0 Q1 Q2 Q3

J Q J Q J Q J Q
C F-F0 C F-F1 C F-F2 C F-F3

K Q K Q K Q K Q

Pulsos Reset
de Reloj
1
CLK 0
1
Q0 0
1
Q1 0
1
Q2 0
1
Q3 0
t0 t1 t2 t3 t4 t5 t6 t7 t8 t9

Este circuito se conoce también con el nombre de contador de 4 bits asincrónico. Observe que le reloj
se conecta al primero de los flip-flops de la cascada, y que los relojes de los biestables subsiguientes se derivan
de las salidas de los flip-flops que los preceden. De su nombre de contador rizado y su condición de
asincrónico.

Para que el contador opere sincrónicamente, es necesario que los pulsos de reloj del sistema lleguen
simultáneamente a todas las entradas de reloj de los flip-flops que lo componen. Observe, además, que las
entradas J y K de todos los flip-flops están unidas entre sí, a la vez que se las ha conectado a un nivel lógico
alto. En consecuencia, todos los biestables se comportan como flip-flops tipo T en modo de conmutación, pues
todas las entradas T se encuentran conectadas a 1 lógico.

Para examinar en detalle la operación del contador, refiérase a los diagramas de tiempo que se han
incluido con el circuito en la figura anterior y recuerde que, de acuerdo a la simbología de los flip-flops
diagramados, estos disparan con los bordes de bajada de los pulsos de entradas presentes en sus respectivas
entradas de reloj. Concentremos nuestra atención ahora en el primer flip-flop de la cascada, esto es, el F-F0.

117
 Vcc 1
CLK 0
Q0 Q1 Q2 Q3 1
Q0 0
J Q J Q J Q J Q
1
C F-F0 C F-F1 C F-F2 C F-F3
Q1 0
K Q K Q K Q K Q 1
Q2 0
1

Pulsos Reset
Q3 0
de Reloj t0 t1 t2 t3 t4 t5 t6 t7 t8 t9

Como ya se mencionó, todos los flip-flops del sistema se han conectado para operar bajo la modalidad
de F-F tipo T. Por tanto, la salida del primero, Q0, cambiará de estado (conmutará), cada vez que en su entrada
se presente un flanco de bajada. En la figura entonces se muestra el diagrama que representa los valores
correspondientes a la salida del primer flip-flop. Hemos supuesto que todos los F-Fs han sido inicializados en
0. Observe con cuidado que en las transiciones positivas del reloj (de bajo a alto) no se producen cambios en
el estado del F-F.

Si comparamos la forma de onda resultante en Q0 con el tren de pulsos de reloj a la entrada del
contador, notaremos que su frecuencia es exactamente la mitad. Es decir, por cada dos pulsos de reloj se
observa un pulso a la salida Q0.

Traslademos nuestra atención ahora al F-F1. La entrada de reloj del F-F recibe los pulsos que
provienen de la salida del F-F0 (en Q0). La salida Q0 del F-F0 actúa como pulso de reloj para el F-F1. Como
resultado el F-F1 cambiará de estado cada vez que a su entrada de reloj llegue un flanco de bajada, y, por lo
tanto, sus cambios de estados ocurrirán cada vez que la onda Q0 cambie de alto a bajo. Observe que la
frecuencia de Q1 es la mitad de Q0.

El análisis de los F-F2 y F-F3, proceden de igual manera. Es decir, cada una de las etapas subsiguientes
divide la frecuencia de los pulsos que se presentan en su entrada de reloj.
La frecuencia de los pulsos iniciales de reloj presentes a la entrada del F-F0 ha sido divido por 16, o
sea, 2n, en donde n es el número de F-Fs o etapas en el contador.

Q3 Q2 Q1 Q0
t0 0 0 0 0 Si ahora trasladamos los valores de las salidas de los F-Fs a una tabla de
t1 0 0 0 1 verdad, asumiendo que Q0 corresponde al bit menos significativo de los
t2 0 0 1 0 códigos binarios generados, llegaremos a la conclusión de que la secuencia
t3 0 0 1 1 de números obtenidos en el proceso corresponde sencillamente a los
t4 0 1 0 0 números binarios 0000 al 1111. Por tanto, el sistema 4 F-Fs que se acaba de
t5 0 1 0 1 describir se comporta como un contador binario ascendente de 4 bit.
t6 0 1 1 0
t7 0 1 1 1 Examinando en detalle el diagrama de tiempos asociado a este proceso,
t8 1 0 0 0
notamos también que en t8 los cuatro F-Fs de la cadena en su entrada se han
t9 1 0 0 1
ido a cero lógico, y que , por tanto, el sistema se ha reinicializado a cero. En
t10 1 0 1 0
consecuencia, con el próximo flanco de bajada, el contador comenzará a
t11 1 0 1 1
t12 1 1 0 0 partir de 0000. Se dice entonces que el contador es módulo 16, para indicar
t13 1 1 0 1 que posee 16 estados o cuentas diferentes que se repiten cíclicamente.
t14 1 1 1 0
t15 1 1 1 1

118
 4.1.1. Contadores sincrónicos.

La sencillez y utilidad de los contadores de rizado es innegable. Sin embargo, los pulsos de reloj que
hacen que los F-Fs de la cadena cambien, deben propagarse de F-F en F-F, de ahí su nombre de contador de
rizado. Por tanto, su velocidad de operación es limitado debido a la necesidad de esperar a que la información
del reloj se propague hasta el último F-F que lo compone.

Los contadores sincrónicos reducen significativamente el retraso inherente a la propagación en cadena

del reloj y evitan los problemas de glitches asociados con los contadores de rizado cuya cuenta es
abruptamente reinicializada por medios externos para conseguir un conteo en un módulo N predeterminado.
Los contadores sincrónicos poseen un reloj común que se conecta a todos los F-Fs. Un reloj como éste hace
que todos los F-Fs cambien al unísono, independiente de las etapas del contador.

En la figura se muestra el circuito

Vcc Q0 Q1 Q2 Q3 que implementa a un contador sincrónico
módulo 16. Note ahora como los pulsos de
J Q J Q J Q J Q reloj se conectan de igual manera a todos
C F-F0 C F-F1 C F-F2 C F-F3 los F-Fs que componen al contador. Las
K Q K Q K Q K Q compuertas A y B se encargan de
controlar las entradas de los F-Fs 2 y 3
asegurando así que sus cambios
Pulsos obedezcan a la secuencia binaria que se
de Reloj desea implementar.

4.2.- Contadores binarios en circuito integrado.

Aunque es posible construir contador de cualquier capacidad y modalidad a partir de F-Fs JK

sencillos, resulta conveniente hacer uso de los contadores prefabricados en circuitos integrados, de los cuales
hay una amplia variedad en el mercado de componentes electrónicos. En lo que sigue, se discuten algunos de
los más representativos.

4.2.1. Un contador binario de 4 bits. El 74LS93.

El 7493 es un sencillo contador de 4 bits conformado por F-F, QA, seguidos de 3 F-Fs en cascada que
se comportan como un contador módulo 8. En la figura se muestra su configuración de pines, su diagrama
funcional y su tabla de verdad.

Q3 Q2 Q1 Q0
t0 0 0 0 0
t1 0 0 0 1 Input B 1 14 Input B
t2 0 0 1 0 Ro(1) 2 13 NC
t3 0 0 1 1 Ro(2) 3 A B 12 Qa
t4 0 1 0 0 NC 4 Ro(1) Qa 11 Qd
t5 0 1 0 1 Vcc 5 Ro(2) Qd 10 GND
NC 6 9 Qb
t6 0 1 1 0 Qc Qb
NC 7 8 Qc
t7 0 1 1 1
t8 1 0 0 0
t9 1 0 0 1
t10 1 0 1 0
t11 1 0 1 1
t12 1 1 0 0
t13 1 1 0 1
t14 1 1 1 0
t15 1 1 1 1

119
 Si el pin de salida QA se conecta a la entrada B, el circuito que resulta es un contador rizado de
módulo 16. Las entradas Ro1 y Ro2 procesadas por la compuerta AND configuran el CLEAR paras las cuatro
etapas del contador.

QA QB QC QD

12 9 8 11
J Q J Q J Q J Q
14 1
C F-F0 C F-F1 C F-F2 C F-F3

K K K K
Input A Input B

2
Ro(1)
Ro(2) 3

En la figura se muestra de que manera puede conectarse uno de estos contadores para que opere en
módulo 10 y también para operación módulo 12, valiéndose para ello de la compuerta AND interna a fin de
desarrollar la lógica necesaria para inicializar el contador en el momento oportuno. Tenga en cuenta, eso sí,
que esta modalidad de operación genera glitches, los cuales, dependiendo del circuito que haga uso el
contador pueden resultar o no perjudiciales. Estos glitches se originan porque el contador ocupa, por un
instante muy breve, un estado que no se hace parte de los estados normales de su secuencia de conteo.

4.2.2. Un contador ascendente/descendente. El 74LS193.

El 74193 es un contador binario síncrono de 4 bits, con capacidad para contar en progresión
ascendente o descendente. Permite, además, una realización directa a cero por medio de un pin de CLEAR, así
como también la prefijación a un valor inicial cualquiera utilizando la entrada LOAD (cargar).

El contador consta de 6 salidas que incluye una salida de acarreo, una de préstamo y las 4 que
corresponden al estado del componente. Aparte de sus salidas, dispone de un total de 8 entradas distribuidas
así:
Una línea de borrado CLEAR.
Una línea de carga LOAD.
Una entrada para contar ascendente COUNT UP.
Una entrada para contar descendente COUNT DOWN.
Cuatro entradas para el dato de prefijación.

En la figura se muestra la tabla de operación que describe el funcionamiento.

Modo de operación Entradas Salidas

MR PL CPu CPd D0 D1 D2 D3 Q0 Q1 Q2 Q3 TCu TCd
Borrar H X X L X X X X L L L L H L
H X X H X X X X L L L L H H
Carga Paralela L L X L L L L L L L L L H L
L L L X H H H H H H H H H H
L L L X H H H H H H H H L H
L L H X H H H H H H H H H H
Cuenta Ascendente L H H X X X X Cuenta ascendente H(C) H
Cuenta Descendente L H H X X X X Cuenta descendente H H(D)
NC = No importa, = Transición de reloj de alto a bajo.

Las entradas descritas permiten el conteo ascendente o descendente a partir de cualquier valor
inicial, el cual se fija con la ayuda del terminal de carga e introduciendo el dato inicial por las cuatro entradas
de prefijación. Además, este contador está diseñado para ser conectado en cascada con otros similares lo que
permite aumentas el tamaño de la cuenta, utilizando para ellos las salidas de ACARREO y de PRESTAMO.

120
 En la figura siguiente se muestran tres de estos contadores conectado en cascada para formar un
contador binario con capacidad de 12 bit.

1 1 1
Count down Borrow out Count down Borrow out Count down Borrow out
1 Load 1 Load 1 Load
0
Entrada
Clear 1 0
Entrada
Clear 2 Entrada
0
Clear 3
Count up Carry out Count up Carry out Count up Carry out

Qa Qb Qc Qd Qa Qb Qc Qd Qa Qb Qc Qd

Salida de
12 Bits

4.2.3. Contadores de división por N.

La manera más sencilla de diseñar contadores que dividan por N, esto es, módulo N, con circuitos tipo
74193, es decodificando la cuenta deseada y conectando la salida del decodificador a la entrada borrando,
CLEAR. Así, cuando el contador llega al número N, el decodificador lo inicializa a cero, forzándolo a reanudar
su secuencia de conteo. En este sentido, se dice que el contador es borrado por glitch.

4.2.3.1.- Ejercicio de ejemplo 1.

Diseñar un contador módulo 147, utilizando contadores 74LS193.

El número 147, expresado en binario es igual a 10010011, es decir, un número de 8 bits. Por tanto, es
necesario disponer de dos contadores de 4 bits en cascada para poder contener números de esta magnitud.
En la figura se muestra el circuito con el cual se consigue el objetivo propuesto. La compuerta AND decodifica
la presencia del número 147 en binario a las salidas de los contadores, y en repuesta pone su salida en nivel
alto. La salida de la AND se conecta a ambas entradas de borrado de los contadores, por lo cual, cuando el
sistema llega a la cuanta de 147, todo el contador se inicializa a cero, reanudando a partir de este valor su
conteo ascendente otra vez.
Observe entonces que cada 147 pulsos de reloj el contador se inicializa.
Es importante, sin embargo, tener presente que durante un tiempo muy breve, tal vez 30 o 40
nanosegundos, el contador ha ocupado un estado que sólo sirve para generar la condición de inicialización a
cero.
Esto origina un glitch que puede o no resultar perjudicial, dependiendo de las características de
funcionamiento del circuito o del ambiente en el cual opere el divisor.

1 1
Count down Borrow out Count down Borrow out
1 Load 1 Load
Entrada Clear 74193 Clear 74193
de pulsos
Count up Carry out Count up Carry out

Qa Qb Qc Qd Qa Qb Qc Qd
3 2 6 7 3 2 6 7

7420 7404

121
 4.2.3.2.- Ejercicio de ejemplo 2.

Circuito contador descendente con prefijación.

5V

300Ω 300Ω 300Ω 300Ω

Lleve todos los interruptores, a su posición cerrada y
energice el circuito.
D C B A

Prefije en los interruptores de datos, A – D, el número

5V
9 10 1 15 0111 (710) y cargue este dato en el contador pulsando
10KΩ D 16
5V
5
Contador
C B A
Vcc momentáneamente el interruptor de carga SL. En las líneas de
ascendente
5V 300Ω salida del contador, ABCD, debe visualizarse el dato recién
74LS193 Carga
11 cargado. Proceda ahora a decrementar el contador, accionando
300Ω
4
Contador repetidamente el interruptor de pulsos S.
descendente SL
S CLR Qd Qc Qb Qa GND
14 7 6 2 3 8 Al final de 7 ciclos de operación de este interruptor, la
300Ω 300Ω 300Ω 300Ω lectura del contador debe llegar a cero. Sin embargo, es posible
que debido a los rebotes propios de los interruptores mecánicos,
el contador alcance la cuenta de cero antes de los siete ciclos
prescritos.

4.2.3.3.- Esquema del circuito simulado con Multisim.

V:
V(p-p): ...
V:
V(p-p): ...
330Ω 330Ω 330Ω 330Ω V:
V(p-p): ...
V:
V2 V(p-p): ...
V:
5V
D C B A V(p-p): ...
U1
15 A QA 3
1 B QB 2
10 C QC 6
9 D QD 7
11 ~LOAD ~BO 13
14 CLR ~CO 12
330Ω 330Ω 330Ω 330Ω
5 UP
4 DOWN
V: V: V: V:
V(p-p): ... V(p-p): ... V(p-p): ... V(p-p): ...
10kΩ 330Ω 330Ω
74193N LED1 LED2 LED3 LED4
S SL

V1
5 V V:
V(p-p): ...

122
Capítulo 5: Registro de desplazamiento o corrimiento.

Al igual que los contadores, los registros están implementados con biestables. En esta unidad
analizaremos los registros realizados con biestables comerciales como elemento básico para la realización de
esta función, así como algunos de los registros comerciales integrados en la escala media de integración (MSI)
dentro de la familia de tecnología TTL. Los registros son bloques funcionales destinados a almacenar o registrar
información binaria durante un cierto tiempo, generalmente, dentro de un proceso global de tratamiento de
dicha información. Así como un biestable puede almacenar un bit, un conjunto de n biestables constituyen un
registro de n bits. Un registro es, por tanto, un circuito de memoria temporal, capaz de almacenar un único
dato de n bits, siendo n el número de biestables que utiliza el registro.

Un Registro

•Es un circuito de memoria temporal, capaz de almacenar un único dato de n bits, siendo n el número de
biestables que utiliza el registro.

Los registros, en función de su capacidad o incapacidad para realizar internamente el desplazamiento de la

información almacenada en ellos, se clasifican en:

Registros de Almacenamiento • Latch Registers

Registros de Desplazamiento • Shift Register

Los registros de almacenamiento están formados por un conjunto de biestables (normalmente tipo D)
aislados entre sí, con una señal de reloj común a todos ellos, de forma que en todos se cargan
simultáneamente los datos presentes en sus entradas, siendo accesibles en cada momento sus entradas y
salidas.
Si los registros de almacenamiento se activan por nivel, también reciben el nombre de latch (cerrojo).
Las formas en que se hace llegar la información al registro, y de extraerla posteriormente del mismo,
dan lugar a distintos tipos de registros.

•Consta esencialmente de una cadena de biestables conectados en

Registro de cascada, siendo la salida de uno la entrada del siguiente. Para convertir
desplazamiento el circuito en síncrono, se conecta una señal de reloj a todos los
biestables para que éstos transfieran al mismo tiempo su contenido

Los datos pueden ser transferidos al registro en forma serie o paralelo. De la misma manera, podemos
transferir la información de un registro al exterior.

En el formato serie se dispondrá de una sola línea y los bits irán apareciendo uno tras otro,
normalmente sincronizados con una señal de reloj. En el segundo caso habrá tantos conductores como bits
tenga la señal binaria a registrar (bus de conductores). Cuando, además de la función de memoria, se requiere
dentro de un registro el poder desplazar bits de un biestable a otro, se generan los registros de
desplazamiento.

Se puede utilizar para la implementación de estos registros cualquiera de los biestables que se han
estudiado, pero normalmente se utilizarán biestables del tipo J-K, R-S y D, que pueden disponer de entradas
asíncronas de Preset y/o Clear.

123
 Por tanto, podemos encontrar registros que por la forma de recibir y de transmitir la información
pueden pertenecer a uno de los tipos mostrados en el siguiente cuadro:

Tipos Registros Descripción

Por Flanco
Almacenamiento
Por latch

Registros In Serie/Out Serie

In Parelelo/Out Serie
Desplazamiento
In Parelelo/Out Paralelo

In Serie/ Out Paralelo

Tipos de registros por la forma de recibir y transmitir la información.

Una forma de representar la información que contienen los registros es la que se muestra en la Figura
siguiente, en la que se representa la información de cada biestable que compone el registro por un cuadro, de
forma que todos los cuadros unidos forman una tabla de n bits con la información que contiene el registro.
En la Figura se representa un registro de 8 bits, donde cada biestable se ha numerado de 0 a 7, para
indicar su peso de menor a mayor valor. La forma en que fluyen los datos, es decir, si éstos entran y salen, se
esquematiza mediante el empleo de flechas que indican el sentido de movimiento de datos.

7 6 5 4 3 2 1 0
Dato Inicial 1 1 0 0 1 1 0 1
Se pierde
Pulso de Reloj 1 0 0 1 1 0 0 1 1 0
Se pierde
Pulso de Reloj 2 0 0 0 1 1 0 0 1 1
Se pierde
Pulso de Reloj 3 0 0 0 0 1 1 0 0 1
Se pierde
Desplazamiento a la derecha

Así, por ejemplo, si se trata de un registro de entrada serie/salida serie, la representación es la que se
muestra en la Figura, en la que podemos interpretar fácilmente el sentido en el que fluyen los datos de
información del registro (de izquierda a derecha), ya que entran por la izquierda, se desplazan y salen hacia la
derecha.

124
5.1.- Estudio de los registros de desplazamiento.

Los registros de desplazamiento están formados por una cadena de n biestables conectados en cascada,
de tal manera que la salida de uno es la entrada del siguiente. Además, la entrada de sincronismo es la misma
para todos y cada uno de los biestables.

Los datos en este tipo de registros pueden transferirse en entrada serie o paralelo, la salida también
puede transmitirse en serie o paralelo, dando lugar a distintos tipos de registros, según la forma de introducir
o extraer la información.

5.1.1. Estudio de los registros de desplazamiento Entrada Serie/Salida Serie.

En este tipo de registros la información llega en serie a través de un terminal y se obtiene la salida de
los datos también en serie a través de otro terminal.

En el cronograma se muestra un circuito que se comporta como un registro de entrada serie/salida

serie, si se considera que la entrada llega a través del conmutador S2 y la salida se obtiene a través de QD.

Como los biestables son del tipo Master-Slave, la entrada de datos se transfiere en los flancos de
bajada de la señal de reloj. El número de biestables del registro es cuatro, y como puede apreciarse, están
dispuestos de manera que la entrada J de cada biestable está conectada a la salida Q del biestable anterior,
excepto en el primer biestable, cuya entrada J coincide con la de datos serie. Por otra parte, la entrada K de
cada biestable está conectada a la salida Q¯ del biestable anterior, excepto en el primero de los biestables, que
está conectada a la entrada de datos negada. Las entradas Preset están puestas a nivel alto, por lo que no
actúan, mientras que las Clear se utilizan para inicializar el registro poniéndolo a cero, cuando se activa el
pulsador S1.

125
 Al alimentar el circuito se produce una puesta a cero de los
biestables, ya que inicialmente el condensador C1 se encuentra
descargado, por lo que, durante un instante de tiempo, hasta que
alcanza el valor de tensión correspondiente a un nivel alto, las entradas
Clear de todos los biestables están a nivel bajo, produciendo un reset
del circuito.

Supongamos que se quiere introducir la secuencia 0101. Para

ello, se pone S2=1 y se produce un flanco de bajada por CLK, en este
mismo instante QA=1, mientras que QB=QC=QD=0. Seguidamente, se
pone S2=0 y se genera un nuevo flanco de bajada en CLK, lo que
provoca que QB=1 y QA=QC=QD=0. Se van introduciendo el resto de
los datos de entrada y las correspondientes señales de sincronismo y se
obtiene el diagrama de tiempos de la Figura, en el que se representan
también los impulsos de sincronismo necesarios para que, por QD, se
obtenga la secuencia completa de datos.

El proceso también puede verse

reflejado de acuerdo al movimiento de la información en el circuito.

Un registro entrada serie/salida serie integrado en tecnología TTL MSI es el 7491, cuyo diagrama
interno se muestra en la Figura.

Como puede apreciarse, este registro está realizado con 8 biestables R-S de tipo Master-Slave pero,
debido al inversor existente entre la entrada R y S, éstas tendrán siempre valores complementarios.
Las entradas A y B son las entradas de una puerta NAND, que introduce la información en el primero
de los biestables, y pueden usarse, indistintamente, una como entrada de datos y otra como entrada de
validación. Su tabla de funcionamiento indica el valor de la salida QH después de 8 impulsos de sincronismo
por la entrada Clock.

126
5.1.2. Estudio de los registros de desplazamiento Entrada Paralelo/Salida Serie.

Como la señal de reloj está conectada a un inversor, hará que el registro se active por flanco de subida.
En este tipo de registros de desplazamiento, la información llega en paralelo a la entrada, que se carga
mediante una señal de control, y la salida se obtiene en serie sincronizada por una señal de reloj.

Para introducir los datos en paralelo, pueden utilizarse las entradas asíncronas o las entradas
síncronas. De este modo, por ejemplo, el circuito integrado 7494, cuya estructura interna es la que se muestra
en la Figura, utiliza las señales asíncronas de Preset para introducir los datos en paralelo.

El registro está formado por cuatro biestables R-S del tipo Master-Slave, a cuyas entradas R y S les
llegan siempre señales complementarias. Por tanto, la capacidad máxima del registro es de 4 bits. Además,
como la entrada de la señal de reloj tiene un inversor, el registro se hace activo a los flancos ascendentes de la
señal de sincronismo de entrada.

127
 Los biestables se ponen a cero cuando la entrada Clear es puesta a nivel alto; este paso es siempre
previo a la carga de datos en paralelo. Además, tiene la posibilidad de introducir dos entradas en paralelo
distintas, controladas por las señales PE1 y PE2. Las señales P1A a P1D se cargan en los biestables cuando la
entrada PE1 recibe un impulso positivo, teniendo que estar la entrada PE2 durante este tiempo a nivel bajo.
Por otra parte, las entradas P2A a P2D se cargan en los biestables cuando a la entrada PE2 le llega un impulso
positivo y la entrada PE1 está a nivel bajo.

El circuito integrado 7494 tiene la posibilidad de introducir datos en modo serie y obtener la salida en
serie. Para que funcione en este modo, se deben mantener a nivel bajo las entradas PE1 y PE2 y realizar un
borrado del registro, poniendo, durante un instante, a nivel alto la entrada Clear. Seguidamente, se introducen
los datos serie por la entrada Serial Input (pin 7) y se genera un flanco positivo por la entrada CLK por cada
dato a cargar en serie.

Las tablas de funcionamiento de este registro son las que se muestran a continuación.

Otra forma de realizar la carga en

paralelo en los registros consiste en utilizar
las entradas síncronas como es el caso del
circuito integrado 74166, cuyo diagrama
lógico se muestra en el circuito siguiente,
en laque puede apreciarse que el terminal
Clear es asíncrono y que provoca la puesta
a cero de todos los biestables cuando se
pone a nivel bajo.

Las entradas A, B, C, D, E, F, G y H se
almacenan en los biestables cuando se pone
un nivel bajo en la entrada S/¯ L
(Shift/Load), todo ello sincronizado por la
señal Clock, que puede ser inhibida por la
entrada Clock Inhibit. Una vez que se ha
realizado la entrada en paralelo de los
datos, debe ponerse a nivel alto la entrada
S/–L para permitir el desplazamiento de la
información almacenada en cada uno de los
biestables.

128
 El circuito integrado 74166 también puede utilizarse como registro de entrada serie/salida serie,
utilizando como entrada el terminal SI (Serial Input). Su funcionamiento se refleja en la Tabla.

5.1.3. Estudio de los registros de desplazamiento Entrada Paralelo/Salida Paralelo.

En estos registros, los datos pueden ser introducidos en paralelo y extraídos en paralelo. Su
estructura es similar a la que se ha mostrado en las Figuras, con la salvedad de que se hacen accesibles las
salidas de todos los biestables.

En la Figura se muestra el diagrama interno del

registro universal 7495, denominado de esta forma porque
permite hacer todo tipo de transferencias con los datos:
entrada serie/salida serie con desplazamiento a la derecha y
a la izquierda de los datos, entrada paralelo/salida paralelo y
entrada paralelo/salida serie.

129
 Se puede apreciar que la carga de datos es similar a la del circuito integrado 74166. En este caso, el
registro consta de 4 biestables R-S Master-Slave, a cuyas entradas les llegan siempre datos complementarios.
Además, dispone de una entrada de control que permite la carga de datos en paralelo o el modo de
trabajo entrada serie/salida serie.

Para el modo de trabajo entrada paralelo/salida paralelo, debe ponerse la entrada Mode Control
(control de modo) a nivel alto; cuando esto ocurre las puertas señaladas con un 2 se abren, dejando pasar los
datos que están en las entradas paralelo A, B, C y D; si ahora se produce un flanco de bajada por cualquiera de
las entradas de reloj, se efectúa la carga en paralelo.

Para que el registro trabaje como desplazamiento a la derecha, ya sea de los datos cargados en
paralelo o de los datos que se introduzcan por la entrada Serial Input, deberá ponerse a nivel bajo la entrada
de control de modo. En este estado, las puertas que se abren son las numeradas con un 1 y se cierran las
numeradas con un 2, con lo que se produce un desplazamiento a la derecha
de los datos de los biestables cada vez que se genera un flanco de bajada por cualquiera de las
entradas de reloj.
La razón de la existencia de dos señales de entrada de reloj es proporcionar al circuito mayor
flexibilidad. Para que el circuito se comporte como un registro de desplazamiento a la izquierda, hay que
realizar las conexiones que se muestran en la Figura.

130
 Se pone la entrada Mode Control a nivel alto y se conecta la salida de cada biestable a la entrada
paralelo del precedente, convirtiéndose la entrada D (pin 5) en la entrada de datos serie, y QA en la salida
serie. En este tipo de registro hay que tener cierta precaución con los cambios de modo. En efecto, si, por
ejemplo, la entrada Clock 1 está a nivel bajo y la entrada Clock 2 está a nivel alto y se pasa el control de modo
de nivel alto a bajo, se produce un flanco de bajada en las entradas de reloj de los biestables, generando un
cambio en éstos. Esto se puede aprovechar en la carga en paralelo, uniendo las entradas de Control Mode y
Clock 2, de manera que cuando esta unión está a nivel alto, se selecciona el modo de carga en paralelo, y al
pasar a nivel bajo y producirse el flanco de bajada, se hace efectiva dicha carga.

Se puede resumir el modo de trabajo de este registro de desplazamiento en la Tabla.

131
Capítulo 6: El temporizador 555

El temporizador fue introducido en el mercado en el año 1972 con el nombre: SE555/NE555 y fue
llamado "The IC Time Machine" (El Circuito Integrado Máquina del Tiempo). Este circuito tiene muy diversas
aplicaciones, y aunque en la actualidad se emplea más su remozada versión CMOS desarrollada por Dave
Bingham en Intersil, se sigue usando también la versión bipolar original, especialmente en aplicaciones que
requieran grandes corrientes de parte de la salida del temporizador.

Este es un circuito de amplio uso en la práctica, por lo que un buen desarrollo y comprensión de la
misma pueden serle de gran utilidad durante el diseño de sistemas electrónicos reales. Se montarán y
medirán distintas configuraciones del 555 que convertirán al sistema en un astable o en un monoestable.
Asimismo se explorarán configuraciones de osciladores controlados por tensión.

En primer lugar debemos aclarar que el IC555 es un circuito relativamente complejo. Contiene un
total de 27 transistores bipolares y 10 resistencias, que sirven para constituir un par de comparadores, un
biestable RS y un circuito de descarga. Lo más usual es que todos estos componentes vengan contenidos en un
único circuito integrado. También es lo más común en la práctica, que este circuito integrado venga
suministrado en una cápsula de plástico de 8 terminales —cuatro a cada lado. Para comprender el
funcionamiento básico del circuito es imprescindible que comprendamos primero la operación que realiza el
biestable o “flip-flop” RS.

6.1.- Funcionamiento del Temporizador.

Observe el circuito de la Fig., Suponga un estado inicial en el que Q está a “ ”. En ese caso el transistor
T estará en corte y el condensador C se cargará a través de R2. Observe que la configuración del circuito hace
que la tensión control sea,

2
=
3
132
mientras que la tensión threshold irá creciendo con el tiempo. En teoría tal crecimiento podría llevar esta
tensión hasta Vcc; sin embargo, cuando la tensión de threshold cruza el valor de control, la salida del
comparador se hace igual a “1”, el transistor entra en su zona de alta conducción y descarga, casi de manera
inmediata, el condensador.

Hagamos algunos números. Suponga, tal como muestra la Fig., que se aplica un pulso de duración TR
en la entrada de RESET del biestable. Esto provoca un reset del mismo que fuerza Q = “ ”. El transistor se
apaga y el condensador empieza a cargarse de acuerdo con la expresión,

= (1 ) =

de manera que evolucionaría desde Vthreshold = 0 hacia Vthreshold = Vcc .

Sin embargo, para Vthreshold > 2Vcc/3, el comparador cambia su salida, SET cambia a “1” y se fuerza Q
= “1”, con lo que se descarga el condensador. El tiempo que ha estado en bajo la señal Q es, claramente, el
tiempo que ha tardado Vthreshold en alcanzar el valor 2Vcc /3 partiendo desde 0, esto es:
= ln(3)

que, como podemos ver, resulta independiente de la duración del pulso en el terminal de R del biestable RS.

Una vez comprendido esta operación podemos abordar el estudio del comportamiento de un
temporizador 555 completo.

6.2.- Diagrama en bloques del IC555.

La Fig. muestra el diagrama de bloques simplificado y el pinout del IC555. Observe que el comparador
Z1 tiene sus dos entradas accesibles mientras que el comparador Z 2 sólo nos muestra (al exterior) su entrada
negativa. En la mayoría de las aplicaciones prácticas, el control se deja “flotante”, por lo que la tensión de
control viene dada por

2
= ( )
3

133
 En el símbolo del flip-flop RS podemos observar la aparición de un terminal nuevo llamado reset (no
confundir con R). Este terminal bloquea la operación del flip-flop cuando la tensión aplicada es baja. Por
último, los terminales VCC y VEE son las alimentaciones, positivas y negativas respectivamente, del circuito.
Por lo general los 555 trabajan con cualquier diferencia VCC – VEE entre 4,5 y 16V .

PIN 3: Terminal de Salida. (Output)

•El 555 tolera corrientes de salida de hasta 200 mA y, por tanto, puede accionar diversas cargas TTL, así como pequeños
altavoces y relés conectados directamente. Una de las aplicaciones más comunes es su utilización como generador de
señales cuadradas para accionar circuitos lógicos.

PIN 4: Terminal de Reinicio. (Reset)

•Mediante este terminal se desactiva el 555 y también se anulan las señales de comando en la entrada de disparo. Si no
se utiliza, este terminal debe estar conectado a VCC. Si está a tierra, o si su potencial se reduce por debajo de 0,4 volts,
tanto el terminal de salida, como el terminal de descarga (7), se encuentran en el nivel de potencial de tierra. En otras
palabras, el nivel de salida se mantiene en nivel bajo.

PIN 7: Terminal de Descarga. (Discharge)

•Sirve para la descarga de un capacitor de temporización externa durante el tiempo en el cual la salida está en nivel bajo.
Cuando la salida está en nivel alto, funciona como un circuito abierto y permite al capacitor cargarse a una velocidad
determinada por una resistencia o por resistencias y un condensador externos.

PIN 5: Terminal de Voltaje de Control. (Control)

•Por lo general se conecta un condensador de filtro de 0,01 μF a tierra. Por este condensador se desvían los voltajes de
rizado producidos por la fuente de alimentación. Este terminal también se utiliza para modificar los niveles de los
voltajes de umbral (Treshold) y de disparo (Trigger). Con un voltaje externo en el terminal 5 se modifica tanto el voltaje
de umbral como el de disparo y esto puede servir para modular la forma de onda de salida.

PIN 6: Terminales de Disparo y de Umbral. (Treshold)

•El 555 tiene dos posibles estados de operación, y uno de “memoria”. Estos los definen tanto la entrada de disparo,
terminal 2, como la de umbral, terminal 6. La entrada de disparo se compara con un voltaje de umbral inferior 1/3 VCC.
La entrada de umbral se compara con un voltaje de umbral superior por medio del comparador 2 con 2/3 VCC.

134
6.3.- Operación como monoestable.

El circuito de la Fig. 6 muestra la configuración monoestable más elemental para el IC555. El

funcionamiento del circuito puede comprenderse fácilmente en virtud de lo explicado anteriormente.

Cuando la entrada de
trigger del circuito es ligeramente
inferior a VCC ⁄3 el comparador
Z2 en la Fig. del diagrama
proporciona una salida alta “1”, lo
que produce un reset en el flip-
flop. El transistor de descarga T se
apaga y el nudo threshold —
cortocircuitado con discharge con
este propósito— comienza a
cargarse según la ley exponencial
anteriormente citada.

= (1 ); =

Cuando el proceso de carga hace que la tensión threshold suba por encima de 2VCC⁄3, el comparador
Z1 proporcionará un valor alto “1” mientras que Z2 dará un valor bajo “ ”. Esto crea una condición de SET en
el flip-flop de manera que Q=“1”, con lo que el condensador será descargado muy rápidamente debido a que el
transistor T habrá entrado en la zona de alta conducción. El ancho del pulso de salida puede calcularse tal
como hicimos en TD =τ⋅ln(3) y resulta ser:

ln(3) = 1,1

Observe que dejamos libre el terminal de

control, de manera que el umbral de duración del
pulso queda fijado a 2VCC ⁄3 . El condensador
10nf sólo se incluye para filtrar ruido en la
tensión de control.

Podemos calcular manualmente los

valores de R y C para los componentes
individuales requeridos. Sin embargo, la elección
de los componentes necesarios para obtener el
retardo de tiempo deseado nos obliga a calcular
tanto con kilohm (K ), Megaohm (M ),
microfaradio (μF) o picofarad (pF) y es muy fácil
terminar con un retardo que está fuera por un
factor de diez o incluso un centenar.

135
 Podemos hacer nuestra vida un poco más fácil mediante el uso de un tipo de gráfico llamado
"Nomograph" que nos ayudará a encontrar los multivibradores monostable con salida de frecuencia para
diferentes combinaciones o valores de la R y C.

Por lo tanto, seleccionando los valores adecuados de C y R en los rangos de . 1uF a 1 uF y de 1k

a 1 M respectivamente, podemos leer la frecuencia de salida esperada directamente desde el gráfico de
nomogramas eliminando así cualquier error en los cálculos. En la práctica, el valor de la resistencia de
temporización para un temporizador monostable 555 no debe ser inferior a 1k o superior a 2 M .

6.4.- Operación como Biestable.

Además de la configuración 555 Monostable de un disparo, también podemos producir un dispositivo

Biestable (dos estados estables) con la operación y salida del 555 Biestable.
El 555 Biestable es uno de los circuitos más sencillos que podemos construir usando el chip oscilador
555. Esta configuración biestable no utiliza ninguna red de temporización RC para producir una forma de
onda de salida, de modo que no se requieren ecuaciones para calcular el periodo de tiempo del circuito.
Considere el circuito del Temporizador Biestable 555 abajo.
La conmutación de la forma de onda de
salida se consigue controlando las entradas de
Trigger y Reset que se mantienen "ALTO" por
las dos resistencias de elevación, R1 y R2.
Tomando la entrada de Trigger (pin 2) "LOW",
switch en posición SET, cambia el estado de
salida al estado "HIGH" y poniendo el switch en
Reset (pin 4) en el estado "LOW".
Este circuito temporizador 555
permanecerá en cualquier estado
indefinidamente y es por lo tanto biestable.
Entonces el temporizador Biestable 555 es
estable en ambos estados, "ALTO" y "BAJO". La
entrada de umbral (threshold - pin 6) está
conectada a tierra para asegurar que no puede
resetear el circuito biestable como lo haría en
una aplicación de temporización normal.

136
6.5.- Operación como Astable.

El circuito siguiente muestra al 555 en la configuración de oscilador o astable. La operación es fácil de

entender. Cuando la salida Q del flip-flop RS está en bajo, el transistor T está cortado y la tensión threshold
crecerá de acuerdo a la expresión:
= (1 )

=( + )

Cuando el proceso de carga hace que la tensión threshold suba por encima de 2VCC ⁄3, el
comparador Z1 proporcionará un valor alto “1” mientras que Z2 dará un valor bajo “ ”. Esto crea una
condición de SET en el flip-flop de manera que Q = “1”, con lo que el condensador será descargado muy
rápidamente debido a que el transistor T habrá entrado en la zona de alta conducción. El ancho del pulso de
salida puede calcularse tal como hicimos en TD =τ*ln(2) y resulta ser:

ln(2)

Una vez alcanzado este valor, el comparador Z1 da una salida alta que produce una condición de SET
en el flip-flop, de manera que el transistor T entra en la zona de alta conducción y empieza a descargar el
condensador C. Observe que esa descarga se produce a través de Rb, por tanto la constante de tiempo durante
esta segunda parte de la evolución temporal estará dada por τ2 = RbC. En concreto la evolución de la
tensión de threshold es:

2 /
=
3

de manera que el nudo threshold y el nudo trigger —que están cortocircuitados— se van descargando.
Cuando la tensión en el nudo trigger alcanza un valor ligeramente inferior a VCC ⁄3, el comparador Z2
produce una salida en alto —una condición de RESET del flip-flop RS—, el transistor T entrará en corte y el
nudo threshold empezará a cargarse de nuevo, volviéndose a las condiciones del principio. De esta forma el
circuito proporcionará una salida oscilante, cuyo periodo será la suma del tiempo de carga TR (en estacionario
—ver nota al pie v) y el tiempo de descarga .

137
 Este último viene dado por el tiempo que tarda la expresión anterior en alcanzar un valor Vthreshold =
VCC ⁄3, partiendo desde Vthreshold = 2VCC ⁄3.

= ln(2)

=( )

de manera que, substituyendo, se puede llegar a una expresión aproximada para la frecuencia de oscilación de
salida,

1 1 1 1.44
= = = =
+ ln(2) + ln(2) ( +2 )

Por último hemos de hacer hincapié en el hecho de que este oscilador no proporciona una salida que
está el mismo tiempo en alto que en bajo — TR ≠TF.

Al cociente entre el tiempo en alto y el periodo se le conoce como duty cycle o ciclo de trabajo.
Ajustando los valores de Ra y Rb podremos obtener duty cycles de algo más del 50% hasta valores cercanos al
100%.

6.5.1. Ejemplo: simulación con CircuitLab.

138
6.5.2. Ejemplo5: simulación con MultiSim.

5 Ver ejemplo: http://www.technologystudent.com/elec1/555ex2.htm

139
6.6.- Oscilador controlado por tensión con IC 555.

Un oscilador controlado por tensión, VCO, (Voltage Controlled Oscillator) es un dispositivo tal que
proporciona una salida oscilante siendo su frecuencia una función de la tensión de entrada aplicada al mismo.
Normalmente se desean dependencias lineales con esta tensión de control, sin embargo, relaciones no lineales
son también de gran interés práctico, puesto que pueden permitir un mayor rango de variabilidad de la
frecuencia de oscilación.

La Fig. muestra una configuración como VCO del 555. En ella se destaca como novedad con respecto a
la configuración astable el hecho de que el terminal de control aparece conectado a un potenciómetro, de
manera que la tensión que pongamos aquí, Vctrl, fijará las entradas a los comparadores Z1 y Z2 a los valores
Vctrl y Vctrl⁄2, respectivamente. Así pues, usando la formula genérica para evoluciones exponenciales,

( )= /
+( )

las evoluciones temporales durante estos tiempos vendrán dadas por:

( )
= +( )
2
( )
=

Dónde:
=( + ) =

de manera que el periodo de oscilación puede expresarse como T = TR + TF, siendo:

⁄2
= ln ( ) = ln(2)

140
6.6.1. Ejemplo: simulación con MultiSim.

Voltaje regulado app. 4.57 Volt (potenciómetro al 5%).

Voltaje regulado app. 3.14 Volt (potenciómetro al 40%).

Voltaje regulado app. 1.76 Volt (potenciómetro al 80%).

141
Capítulo 7: Multiplexores y Demultiplexores

La idea fundamental en la utilización de multiplexores (MUX) y demultiplexores (DEMUX) es el

ahorro de líneas de comunicación, es decir, el uso de una sola línea para realizar múltiples funciones, o para
conectar a través de ella múltiples fuentes de información o señales a transmitir.

¿Cómo es posible utilizar una sola línea para transmitir diversas señales de información?. La
respuesta está obviamente en compartir por tiempo la línea, es decir, en un momento dado sólo una de las
señales puede ser transmitida. El esquema fundamental para lograr esto, se muestra en la siguiente figura:

MULTIPLEXOR DEMULTIPLEXOR

Dato 1 Dato 1
Dato 2 Dato 2

Línea de Transmisión

Dato 2k Dato 2k

K Línea de Selección

Obsérvese que con el esquema de transmisión anterior se produce un considerable ahorro de líneas
de transmisión, ya que en lugar de 2K líneas se requieren sólo k+1 líneas, este ahorro es más importante a
medida que la distancia entre el mux y el demux es mayor. Sin embargo, el esquema no solo es útil para
ahorrar líneas como se verá más adelante.

7.1.- Multiplexores.

El esquema de la figura anterior permite la transmisión de señales analógicas, de hecho puede hacerlo
en ambos sentidos, de manera que un multiplexor analógico es a la vez un demultiplexor analógico y su
función sólo depende de hacia dónde viaja la información.

Un Multiplexor (MUX)

•Es un circuito combinacional al que entran varios canales de datos, y sólo salen los datos del que hayamos
seleccionado. Es decir, que es un circuito que nos permite SELECCIONAR que datos pasan a través de dicho
componente. Es la versión Electrónica de un conmutador rotatorio o llave selectora.

No sucede así si la información es digital, ya que los dispositivos digitales tienen claramente definido
el sentido en que viaja la información.

Con el propósito de ilustrar cómo se construye y como funciona internamente un multiplexor digital,
a continuación se presenta el diseño de uno sencillo.

142
Ejemplo:
Diseñar un mux de 4 a 1.

Solución:
Para seleccionar 4=22 líneas de datos se requieren 2 líneas de selección, por lo tanto, el diagrama de
bloques del circuito a diseñar es como sigue:

Dato 1
Dato 2
Dato 3
MUX
Dato 4 de 4 a 1
Y

A
B

Como se puede ver, la tabla de verdad para describir el funcionamiento del circuito anterior requerirá
26= 64 renglones, por ello, en este caso se presenta una versión reducida de dicha tabla, para lograr esta
versión reducida consideramos sólo como entradas las líneas de selección B, A y escribimos la salida en
términos de las otras cuatro entradas:
A B Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3

Este tipo de tabla de verdad se denomina Tabla de Verdad con Variables Introducidas, dado que para
formarla se han introducido las 4 variables de entrada D 0, D1, D2, D3 que en una tabla de verdad normal irían
afuera de la tabla.
En este caso, un Mapa de Karnaugh no sería de mucha utilidad, ya que éste a su vez tendría variables
introducidas (este tipo de mapas se verá más adelante). Sin embargo, un análisis del significado de la tabla de
verdad anterior nos lleva a la siguiente expresión para la salida:

Esta expresión nos lleva a la siguiente Implementación usando puertas NAND.

Dato 1

Dato 2
Y

Dato 3

Dato 4

143
 La siguiente es una lista de los MUX de circuito integrado más populares de la familia TTL:

74157 •Cuatro mux de 2 a 1 con señal strobe

74158 •Cuatro mux de 2 a 1 con señal strobe salidas invertidas
74153 •Dos mux de 4 a 1 con strobe
74151 •Un mux de 8 a 1 (salida invertida y sin invertir), con strobe
74152 •Un mux de 8 a 1 (salida invertida)
74150 •Un mux de 16 a 1 con strobe

Como un ejemplo de la información que proporciona el fabricante sobre un multiplexor, se presenta a

continuación una descripción del 74151, comenzando por su diagrama de patitas que se muestra en la
siguiente figura. En esta descripción sólo se presentará la información lógica del circuito, omitiendo la
información sobre datos eléctricos que también proporciona el fabricante, para mayor información en este
sentido hay necesidad de consultar el manual correspondiente.

16 15 14 13 12 11 10 9

D4 D5 D6 D7 A B
D3 74151 C
D2 D1 D0 Y W S
GND
1 2 3 4 5 6 7 8

Además del diagrama de pines, si se tiene duda de cómo funciona exactamente el circuito, se puede
consultar la tabla de verdad en las hojas de datos del fabricante, como se muestra a continuación. En esta tabla
se aclara el funcionamiento de la entrada “strobe” (S) que como se puede ver es una señal de
habilitación/deshabilitación del mux.

Entradas Salidas

S C B A Y W
1 X X X 0 1
0 0 0 0 D0 D0
0 0 0 1 D1 D1
0 0 1 0 D2 D2
0 0 1 1 D3 D3
0 1 0 0 D4 D4
0 1 0 1 D5 D5
0 1 1 0 D6 D6
0 1 1 1 D7 D7

La señal Strobe (S) permite la interconexión de un mux con otros mux para expandir su capacidad a
un mayor número de entradas.

144
Ejemplo.
En la siguiente figura se muestra la implementación de un mux de 16 a 1 usando circuitos 74151.

Dato 0 D0
Dato 1 D1
Dato 2 D2
Dato 3 D3 74151
Dato 4 D4 MUX
Dato 5 D5
(8 A 1) Y D0
Dato 6 D6
D1
Dato 7 D7
D2

C
D3 74151
D4 MUX
B
D5
(8 A 1)
A
Strobe
D6 Y Y
D7

C
B
A
Strobe
Dato 8 D0
Dato 9 D1
Dato 10 D2
Dato 11 D3 74151
Dato 12 D4 MUX
Dato 13 D5
(8 A 1)
Dato 14 D6 Y
Dato 15 D7

D
C C
B B
A A
Strobe

145
7.2.- Demultiplexores.

Un demultiplexor (demux) es otro circuito MSI disponible para el diseño lógico, el cual puede ser
usado en una gran variedad de aplicaciones. A continuación se presenta una definición de multiplexor y
decodificador:
DEMULTIPLEXOR DECODIFICADOR

Es un circuito que conecta la

Simplemente habilita un cierto nivel
información de una linea de
(alto ó bajo) en una salida
entrada hacia una de varias lineas
seleccionada entre varias por un
de salida de acuerdo a un código de
código de selección.
selección.

Obsérvese que de acuerdo a las definiciones anteriores, un demultiplexor se convierte en un

decodificador si su línea de entrada se considera fija (en alto o en bajo). Esto justifica el nombre de
demultiplexor/decodificador

Como una manera de entender mejor como están construidos internamente los demultiplexores
enseguida ilustraremos el diseño de un demux sencillo

Ejemplo.

Diseño de un demux de 2 a 4.
El diagrama de bloques correspondiente a un demux de 2 a 4 es como sigue:

Entradas Salidas
E Y0 Salida 0
DEMUX Y1 Salida 1 E B A Y0 Y1 Y2 Y3
de 4 a 1 Y2 Salida 2
0 X X 0 0 0 0
A Y3 Salida 3
1 0 0 1 0 0 0
B 1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1

De la tabla de verdad obtenemos con un poco de análisis :

lo cual nos conduce a la implementación que se muestra en la siguiente figura:

Y0

B
A Y1

Y2

Y3
E

146
 En la actualidad se tienen varios demultiplexores en circuito integrado. Por ejemplo, un circuito
equivalente al diseñado en el ejemplo es el 74155. El 74155 es un CI que se puede usar como dos
decodificadores de 2 a 4 o bien como dos demultiplexores de 1 a 4 o, como un decodificador de 3 a 8 o un
demultiplexor de 1 a 8. Ya que como ya se dijo, un demultiplexor se convierte en un decodificador al conectar
su entrada a un estado lógico fijo.

La siguiente es una lista de los demultiplexores/decodificadores más populares en cicuito integrado

de la familia TTL

74138 • Demux/decodificador de 3 a 8
74139 • Demux/decodificador de 2 a 4, doble
74141 • Decodificador/driver BCD - decimal
74154 • Demux/Decodificador de 4 a 16

• Demux/decodificador de 4 a 16 con salidas de

74159
colector abierto

74155 • Demux/decodificador doble de 2 a 4

74156 • Igual al 74155, pero con salidas de colector abierto

16 15 14 13 12 11 10 9
Como una ilustración de la información
proporcionada por el fabricante respecto al funcionamiento
Y0 Y1 Y2 Y3 Y4 Y5
lógico de un demux, se presenta a continuación para el
A 74138 Y6
circuito 74138, comenzando por su diagrama de pines:
B C G2A G2B G1 Y7
GND
1 2 3 4 5 6 7 8
La tabla de verdad correspondiente es como sigue:

Entradas Salidas

G2A G2B G1 CBA Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

1 X X XXX 1 1 1 1 1 1 1 1
X 1 X XXX 1 1 1 1 1 1 1 1
X X 0 XXX 1 1 1 1 1 1 1 1
0 0 1 000 0 1 1 1 1 1 1 1
0 0 1 001 1 0 1 1 1 1 1 1
0 0 1 010 1 1 0 1 1 1 1 1
0 0 1 011 1 1 1 0 1 1 1 1
0 0 1 100 1 1 1 1 0 1 1 1
0 0 1 101 1 1 1 1 1 0 1 1
0 0 1 110 1 1 1 1 1 1 0 1
0 0 1 111 1 1 1 1 1 1 1 0

147
 Como puede verse en la tabla de verdad, las entradas G2A, G2B y G1 pueden ser usadas como dato de
entrada del mux de 1 a 8 o bien, como señales tipo “strobe” para habilitar o deshabilitar al decodificador de 3
a 8.
En el siguiente ejemplo se da una ilustración de como pueden usarse estas señales G para
interconectar el circuito con otros similares para expandir su capacidad de salidas

Ejemplo.

En la siguiente figura se muestra como se implementaría un demux de 1 a 16 usando circuitos 74138

G2A Y0 Y0
G2B Y1 Y1
E G 741387 Y2 Y2
DEMUX Y3 Y3
(3 A 8) Y4 Y4
Y5 Y5
C
Y6 Y6
B
Y7 Y7
A

G2A Y0 Y0
G2B Y1 Y1
G 741387 Y2 Y2
DEMUX Y3 Y3
(3 A 8) Y4 Y4
D Y5 Y5
C C
Y6 Y6
B B
Y7 Y7
A A

Capítulo 8: Codificadores especiales.

148
 Existen algunos paquetes en circuito integrado que realizan funciones lógicas muy usuales y que
representan una ligera variante a los decodificadores mencionados anteriormente, tales decodificadores
especiales son:

7445 7446 - 7447 7449

Decodificador/driver
Decodificador/driver
de BCD a decimal
Decodificadores de BCD a 7 segmentos
(decodificador de 4 a
/driver de BCD a 7 con salidas activas en
10 con capacidad de
segmentos con salidas alto (compatible con
alta corriente (80 mA
de colector abierto. desplegadores de
por salida), tiene
cátodo común).
salidas activas en bajo

Estos circuitos
manejan alto voltaje
de salida (15 volts
para el 7447 y 30 volts
para el 7446).
manejan alta
corriente de salida y
tienen salidas activas
en bajo, lo cual los
hace compatibles con
desplegadores de 7
segmentos de ánodo
común

A continuación, sólo para el 7447 se detalla la información que proporciona el fabricante comenzando
por su diagrama de Pines:

16 15 14 13 12 11 10 9

f g a b c d
B 7447 e
C LT Bi/Rbo Rbi D A
GND
1 2 3 4 5 6 7 8

No se describirá aquí la tabla de verdad del circuito, ya que en capítulos anteriores ya se ha tratado la
conversión BCD a 7 segmentos, en cambio, se describe a continuación la manera cómo funcionan las entradas
y salidas especiales de este circuito:

149
 Cuando esta señal se activa (en bajo) todas las salidas de segmento se activan.
LT
Entradas y salidas especieles
Esto sirve para probar si los leds del desplegador están o no en buen estado, ya
(Lamp Test). que en esta condición todos deberán encender, si no es así, probablemente
alguno este dañado).

RBI/RBO
Esta es una salida de colector abierto que funciona en conjunción con la
(Right Blank entrada RBI que se explica a continuación
Input/Output).

RBI Cuando ésta entrada es activada (en bajo) y el dato BCD de entrada al 7447 es
cero (DCBA = 0000) en lugar de activar el código de 7 segmentos del cero,
(Right Blank Input). apaga todos los segmentos y además activa RBO (en bajo).

Quizás pueda parecer un poco raro la manera en que actúan las señales RBi, RBo, sin embargo, si se
tiene presente que en conjunto permite el “blanqueo” de ceros a la izquierda cuando se despliega información
de varios dígitos se entenderá mejor su funcionamiento. En la siguiente figura se muestra el despliegue del
número 040 con el primer cero blanqueado:

0
Rbi
a
0 D b
0 C c
7447 d
0 B

0 A e
f
Rbo g

0
Rbi
a
0 D b
1 C c
7447 d
0 B

0 A e
f
Rbo g

1
Rbi
a
0 D b
0 C c
7447 d
0 B

0 A e
f
Rbo g

150
 Unidad Temática IV: RELÉS PROGRAMABLES

151
 Anexos

152
 Bibliografía

153