Código de registro: RE-10-LAB-139 Versión 5.

0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

UNIVERSIDAD PRIVADA
DEL VALLE

FACULTAD DE INFORMÁTICA Y ELECTRÓNICA

Informe de Práctica de Laboratorio N.º 7

“INTRODUCCIÓN A HDL, VERILOG, VHDL”

Estudiantes:
Mamani Salas Limbert
Apaza Mamani Gustavo Rafael
Palacios Gonzales Heberth Luis

Docente: Ariel Condo Merlo

La Paz 18 de noviembre de 2022

Gestión II – 2022

1
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

INTRODUCCIÓN A HDL, VERILOG, VHDL

1.- INTRODUCCIÓN Y ANTECEDENTES
Los lenguajes más utilizados para describir el hardware son VHDL y Verilog, los cuales
tienen una sintaxis parecida a la de la programación en C, pero en lugar de ejecutar un
programa, describen la organización de las diferentes partes de este a base de módulos
interconectados; cada módulo está descrito de la siguiente manera:
Inputs: que son las entradas de datos que tiene el módulo.
El código principal que hace dicho módulo con esos parámetros de entrada.
El Output que son los datos de salida del módulo.

2.-MARCO TEÓRICO
HDL es un lenguaje de descripción de hardware (HDL). Un HDL se parece un poco a un
lenguaje de programación, pero tiene un propósito diferente. En lugar de usarse para
diseñar software, un HDL se usa para definir un chip de computadora. VHDL se puede
utilizar para describir cualquier tipo de circuito y se utiliza con frecuencia en el diseño,
simulación y prueba de procesadores, CPU, placas madre, FPGA, ASIC y muchos otros
tipos de circuitos digitales. El nombre VHDL es un acrónimo anidado. Significa VHSIC
Hardware Description Language. VHSIC significa circuito integrado de muy alta velocidad.
Además de ser una descripción de un procesador rápido, era el nombre de un programa
del gobierno de los Estados Unidos en la década de 1980 cuya misión era la investigación
y el desarrollo en el campo de los circuitos integrados de muy alta velocidad (chips
informáticos rápidos).
Junto con los principales avances en ciencia de materiales, algoritmos, diseño de
chips, litografía y una docena de otros campos relacionados, VHSIC desarrolló
VHDL.

3.- OBJETIVOS
• Programar las compuertas and, or, not, xor en Quartus II.
• Realizar un comparador de 2 bits y realizar la simulación correspondiente.
• Comprobar si el funcionamiento es el adecuado.
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

4.- MATERIALES, INSUMOS Y EQUIPOS

MATERIALES Y EQUIPOS
ITEM Denominación Cantidad Unidad
1 Computador personal con 1 pza
Programas Quartus II y
ModelSim

INSUMOS
ITEM Denominación Cantidad Unidad
1 Bread Board 1 pza

2 Tarjeta CoreEP4C6E6 1 pza

5.- PROCEDIMIENTO O DESARROLLO

Parte 5.1
Desarrollar una descripción de los operadores Lógicos and, or, not y Xor en VDHL
utilizando Quartus II.
- Compuerta OR
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

Código en VHDL

Gráfica de funcionamiento -
Compuerta NOT:

Código en VHDL
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

Gráfico de funcionamiento

- Compuerta XOR:

Código de VHDL

Gráfico de Funcionamiento

Parte 5.2
Usando dos comparadores de igualdad de 1 bit. Desarrolle la descripción de un
comparador de 2 Bits, Donde las entradas serán los cuatro interruptores (DIP Switch [0 …
3]) y la salida será el LED1.
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

Código en VHDL

6.- CUESTIONARIO

1.- Explique sus observaciones con respecto a la programación en VHDL

Es muy extenso y con muchas complicaciones, además muy moroso ya que necesita mucho
detalle como todo programa, también es confuso ya que tiene demasiadas librerías, paquetes
y muchas funciones lo cual hace muy accesible multitareas, pero también le da muchas
opciones a equivocarnos en una mínima línea de código. La minuciosidad para escribir un
programa es grande ya que solo un punto podría hacer variar todo el programa por lo cual
no compilaría c de la manera en la que se espera. 2.- Extensión con que crea el archivo
fuente en VHDL
Una extensión de archivo se puede usar para múltiples tipos de archivos. Conocer el tipo
de archivo que tiene puede ayudarlo a descubrir cómo abrirlo. La mayoría de los archivos
VHDL están categorizados como Uncommon Files, que pueden abrirse mediante
numerosos paquetes de software. Vea si ya tiene un programa instalado en su
computadora diseñado para abrir Uncommon Files. Afortunadamente, este programa
también podría funcionar con su archivo VHDL. En el caso del programa que usamos las
extensiones son. qsf, qws, y el código se encuentra en un archivo tipo vhdl. 3.- Archivo
que le restringe al diseño las condiciones de implementación
Las restricciones son ciertas condiciones impuestas en los procesos de síntesis, colocado y
enrutado. En el presente caso solamente se utilizará para la asignación de pines. Quartus II
permite que se guarde la asignación de pines en un archivo, para importarlo y exportarlo
cuando se requiera. Para este propósito, se usa el formato. csv, valores separados por
comas. Usualmente las licencias son las que nos restringen de manera increíble al
momento de querer implementar o ver la simulación del código que queremos compilar, a
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

pesar de que también tenemos otros defectos que llegarían a ser errores de usuario o
errores humanos que no nos dejarían trabajar como se debe
4.- ¿Se puede usar el editor de Quartus II u otro editor de texto para crear este
archivo y guardarlo?
7.- CONCLUSIONES
Se realizo la programación correcta de cada una de las compuertas las cuales fueron
comprobadas mediante las simulaciones de cada una de ellas. De la misma forma se logró
el llamado del comparador de 1 bits para poder realizar el comparador de 2bits.
Es importante entender el funcionamiento de la función work en Quartus para poder realizar
el correcto llamado a las funciones del comparador de 1bit y lograr realizar el comparador de
2bits
5.- ¿Qué es top level?
Es el módulo de más alto nivel, se puede especificar que archivo de tipo HDL, para esto se
debe entrar a ajustes, ítem general, introducir el nombre de la entidad a la cual se le denomino
top level. En caso de que esto falle es porque top level design entity no se ha especificado
correctamente el cual debe ser de la arquitectura más alta y definida. Luego de la
comparación Quartus se encarga de analizar los archivos basándose en el módulo de más
alto nivel y establece la estructura jerárquica que se puede observar en el proyecto
navegador.-

6.- ¿Qué es el reporte de compilación?

Cuando el código se verifico y es correcto aparece el reporte de compilación donde
muestra a detalle todo lo del código como ser los pines las salidas, los recursos

8.- BIBLIOGRAFÍA

• Díaz Fernández, Blanca. (2017). Lenguajes de descripción hardware para la síntesis

de circuitos: VHDL y Verilog : analogías y diferencias : aplicación a un caso práctico

- Archivo Digital UPM. Oa.upm.es. https://doi.org/https://oa.upm.es/48895/

• Roca, J. (2020, October 27). ¿Cómo se diseña el hardware? Así trabajan los

ingenieros de diseño. HardZone; HardZone.

https://hardzone.es/reportajes/quees/diseno-circuitos-verilog-vhdl/