X Y R Co

0 0 0 0
0 1 1 1 FORMATO CÓDIGO F-CA-029-A
1 0 1 0 00/0110
INSTRUMENTO DE EVALUACIÓN REVISIÓN
1 1 0 0
HOJA 1 de 3
TIPO: Práctica CALIFICACIÓN:
MATERIA: Electrónica Digital MAESTRO:
ALUMNO: GRUPO: FECHA:

Practica # 7: Restador Completo y Restador de 3 bits. (binario)

Objetivo:
Entender e implementar tres restadores completos para formar un Restador de tres
Bits.

Material:

 Circuito integrado TTL 74LS86

 Circuito integrado TTL 74LS08
 Circuito integrado TTL 74LS32
 Circuito integrado TTL 74LS04
 Diodos LED
 Resistencias de 330 
 1 dip swich
 Fuente de voltaje de C.D. para el +Vcc de los circuitos integrados.
 Protoboard.
 Pinzas de punta.
 Cables para conexión de los circuitos.

Introducción:

Un Medio Restador es un circuito combinacional que realiza la resta aritmética de 2 números

binarios de 1 bit cada uno. Su Tabla de Verdad y su circuito se muestra en la Figura 1:

Ejemplo: Tabla de verdad

1
0 X
+ 1 Y R
1 1
Co R Co

Figura 1. Tabla de verdad y circuito lógico de un medio restador

hoja 1 de 3
 FORMATO CÓDIGO F-CA-029-A

INSTRUMENTO DE EVALUACIÓN REVISIÓN 00/0110

HOJA 2 de 3

Un Restador Completo es el circuito combinacional que realiza la resta aritmética de tres

números binarios de 1 bit cada uno (es decir los dos números y el acarreo). Un restador
completo se puede implementar uniendo dos medios restadores. Su Tabla de Verdad y su
circuito se muestra en la Figura 2.

Ejemplo: Tabla de verdad

X Y
X Y Cin R Co
1 Cin 0 0 0 0 0
0 A R
XYCin
0 0 1 1 1
- 1 B 0 1 0 1 1
1 1 0 1 1 0 1
Cin(XY)
Cou R 1 0 0 1 0
t 1 0 1 0 0 Cin(XY) Co
1 1 0 0 0
1 1 1 1 1 Cin

Figura 2. Tabla de verdad y circuito lógico de un Restador Completo

Desarrollo Experimental

1. Realizar la simulación e implementar un restador completo con la ayuda del diagrama de la

figura 2.
2. Comprobar la tabla de verdad del restador completo.
3. Realizar la simulación e implementar un restador de 3 bits, uniendo 3 restadores completos en
cascada como se ejemplifica en el diagrama a bloques de la figura 3.

Ejemplo:

C2 C1
0 1
1 1 0 X
+ 0 0 1 Y
0 1 0 1
C2 R3 R2 R1

Figura 3. Restador de 3 bit

hoja 2 de 3
 FORMATO CÓDIGO F-CA-029-A

INSTRUMENTO DE EVALUACIÓN REVISIÓN 00/0110

HOJA 3 de 3

4. Comprobar el circuito restador de 3 bits, realizando algunas operaciones.

Desarrollo (Agregar simulación – Imagen de la implementación de la práctica y explicar

el desarrollo).

X1 Y1
Po

Restador
completo

C1 R1

hoja 3 de 3