18/9/22, 20:26 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:08

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 22:19
Tiempo 10 minutos 58 segundos
empleado
Calificación 14,00 de 15,00 (93%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 35BC5

b. 45BC5

c. 44BC5

d. 34AC5

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de multiplicar números Hexadecimales:

4AE9 X CD7 =

Seleccione una:
a. 3C1D5AF

b. 4C1D5AF

c. 3C1C5AF

d. 3B1D4AF

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Control de datos

b. Operaciones

c. Transmisión

[Link] 1/6
18/9/22, 20:26 TEST_3: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 6 bits

b. 8 bits

c. 4 bits

d. 9 bits

Pregunta 5
Finalizado

Se puntúa 0,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de decimal al formato IEEE

754 de 32 bits.

N= 0.510

Seleccione una:
a.  0 01111110 00000000000000000000000

b. 1 00000001 00000000000000000000000

c.
1 10000010 10000000000000000000000

d. 0 11111111 10000000000000000000000

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

CISC es un tipo de arquitectura de computadoras que promueve el uso de

gran número de instrucciones, permitiendo operaciones complejas
entre operandos
situados en memoria o en registros internos

Seleccione una:
Verdadero

Falso

[Link] 2/6
18/9/22, 20:26 TEST_3: Revisión del intento

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

La
respuesta correcta al siguiente ejercicio es:

Seleccione una:
a. 101010

b. 11100

c. 10111

d. 10110

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Hay circunstancias que pueden disminuir el rendimiento de un procesador

segmentado debido a que provocan la detención del cauce. Estas
circunstancias
se denominan riesgos o conflictos.

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado a la mantisa en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 23

b. 24

c. 31

d. 27

[Link] 3/6
18/9/22, 20:26 TEST_3: Revisión del intento

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione una opción: Para ejecutar las instrucciones, todo procesador dispone de tres
componentes principales.

Seleccione una:
a. Conjunto de instrucciones

b. Conjunto de procesos

c. Unidad de Control

d. Unidad Logica y fisica

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits
N= 57,2510

Seleccione una:
a. 01000001111001011000000000000000

b. 01000011111001010000000000000000

c. 01000010011001010000000000000000

d. 0100000111100101010000000000000

[Link] 4/6
18/9/22, 20:26 TEST_3: Revisión del intento

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

El anterior cuadro corresponde a las medidas de rendimiento de hardware

de sistema?

Seleccione una:
Verdadero

Falso

[Link] 5/6
18/9/22, 20:26 TEST_3: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,152587890625

b.
-5,152587890625

c. 5,102547890625

d.
-5,102547890625

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
18/9/22, 20:26 TEST_4: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_4

Comenzado el jueves, 15 de septiembre de 2022, 20:56

Estado Finalizado
Finalizado en jueves, 15 de septiembre de 2022, 21:05
Tiempo 9 minutos 1 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción incorrecta:

Seleccione una:
a. Los buses se clasifican tradicionalmente como buses procesador-memoria o
buses de E/S.

b. Los buses de E/S normalmente no se conectan directamente a la memoria,

sino que utilizan un bus procesador-memoria o un bus
de placa base para
conectarse a memoria.

c. Los buses de E/S pueden tener una longitud grande, pueden disponer de
muchos tipos de dispositivos conectados a ellos, y a
menudo permiten conectar
dispositivos con un amplio rango de ancho de banda de datos.

d. Los buses procesador-memoria son de gran longitud, generalmente de alta

frecuencia y diseñados para maximizar el ancho de
banda memoria-procesador

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Los archivos del procesador

son internos de la ALU. Técnicamente, es el sistema más rápido de los distintos
tipos de almacenamientos de la
computadora, siendo transistores de conmutación
integrados en el chip de silicio del microprocesador (CPU) que funcionan como
"flip-flop"
electrónicos

Seleccione una:
Verdadero

Falso

[Link] 1/5
18/9/22, 20:26 TEST_4: Revisión del intento

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción correcta:

Seleccione una:
a. Para enviar un comando a un dispositivo de E/S, el procesador debe poder
seleccionar o direccionar el dispositivo y recorrer
comandos de una o más
palabras.

b. En la E/S asignada al espacio de memoria (memory-mapped), se asignan

porciones del espacio de direccionamiento a los
dispositivos de E/S.

c. Para direccionar un dispositivo se utilizan dos métodos: E/S asignada al

espacio de memoria, e instrucciones especiales de control.

d. Para direccionar un dispositivo se utilizan dos métodos: E/S asignada al

espacio de memoria, y comandos especiales de control.

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Un bus es una conexión única de comunicación que utiliza un conjunto de

conductores para conectar muchos subsistemas

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Los buses tradicionales son síncronos. Si un bus es síncrono, incluye un

reloj en las líneas de control y un bit de comunicaciones que se
referencia a
la señal de reloj.

Seleccione una:
Verdadero

Falso

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria primaria está directamente conectada a la CPU de la

computadora. Debe estar presente para que la CPU funcione correctamente.
El
almacenamiento primario consiste en tres tipos de almacenamiento

Seleccione una:
Verdadero

Falso

[Link] 2/5
18/9/22, 20:26 TEST_4: Revisión del intento

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opcion correcta:

Seleccione una:
a. Habitualmente, la memoria secundaria tiene mayor capacidad que la
memoria primaria, y es mucho más rapida

b. Un disco duro es un ejemplo de almacenamiento primario

c. La memoria secundaria también se llama "de almacenamiento

masivo"

d.
La memoria terciaria también se llama "de almacenamiento en la red"

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Los almacenamientos según su tipo son:

1.         Almacenamiento
primario.

2.         Almacenamiento
secundario.

3.         Almacenamiento
terciario.
4.         Almacenamiento
fuera de línea.

5.         Almacenamiento
de red

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Una de las dos ventajas más importantes de la organización bus es:

Seleccione una:
a. bajo costo

b. innovacion

c. tecnologia

d. operacion

[Link] 3/5
18/9/22, 20:26 TEST_4: Revisión del intento

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria secundaria
requiere que la computadora use sus canales de entrada/salida para acceder a la
información y se utiliza para
almacenamiento a largo plazo de información
persistente

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la opcion correcta:

Los discos magnéticos son......

Seleccione una:
a. Un cabezal móvil de lectura/ escritura para acceder al plato

b. Un plato giratorio recubierto de una superficie plana

c. Un cabezal inmóvil de lectura/ escritura para acceder al plato

d. Una colección de platos (1-4), cada uno de los cuales tiene dos
superficies grabables

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria caché es un tipo especial de memoria

interna usada en muchas CPU para mejorar su eficiencia o rendimiento

Seleccione una:
Verdadero

Falso

Pregunta 13

Finalizado

Se puntúa 1,00 sobre 1,00

La mayoría de los sistemas operativos usan los dispositivos de

almacenamiento secundario como área de proceso para incrementar
artificialmente
la cantidad aparente de memoria principal en la computadora.

Seleccione una:
Verdadero

Falso

[Link] 4/5
18/9/22, 20:26 TEST_4: Revisión del intento

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Una interrupción de E/S es asincrónica con respecto a la ejecución de la

instrucción. Es decir, la interrupción no se asocia a ninguna
instrucción y no
impide que la instrucción en curso termine.

Seleccione una:
Verdadero

Falso

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Entre los distintos

subsistemas de un computador deben existir interfaces. Por ejemplo, la memoria
y el procesador necesitan comunicarse,
como lo hacen el procesador y los
dispositivos de E/S

Seleccione una:
Verdadero

Falso

◄ TEST_3

Ir a...

S1-SEMANA 1-Compendio ►

[Link] 5/5
18/9/22, 20:20 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:39

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 22:54
Tiempo 14 minutos 47 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Hay circunstancias que pueden disminuir el rendimiento de un procesador

segmentado debido a que provocan la detención del cauce. Estas
circunstancias
se denominan riesgos o conflictos.

Seleccione una:
Verdadero

Falso

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 9 bits

b. 8 bits

c. 6 bits

d. 4 bits

[Link] 1/6
18/9/22, 20:20 TEST_3: Revisión del intento

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Existen tres clases de

conflictos:
 

Conflictos
estructurales.

Conflictos
por dependencia de datos.
Conflictos de control.

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 34AC5

b. 35BC5

c. 44BC5

d. 45BC5

[Link] 2/6
18/9/22, 20:20 TEST_3: Revisión del intento

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits

N= 57,2510

Seleccione una:
a. 0100000111100101010000000000000

b. 01000010011001010000000000000000

c. 01000011111001010000000000000000

d. 01000001111001011000000000000000

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Arquitectura Risc: Las instrucciones, aunque con otras

características, siguen divididas en tres grupos:
• Transferencia.

• Operaciones.

• Control de procesos.

Seleccione una:
Verdadero

Falso

[Link] 3/6
18/9/22, 20:20 TEST_3: Revisión del intento

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Transmisión

b. Control de datos

c. Operaciones

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

CISC es un tipo de arquitectura de computadoras que promueve el uso de

gran número de instrucciones, permitiendo operaciones complejas
entre operandos
situados en memoria o en registros internos

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

El anterior cuadro corresponde a las medidas de rendimiento de hardware

de sistema?

Seleccione una:
Verdadero

Falso

[Link] 4/6
18/9/22, 20:20 TEST_3: Revisión del intento

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

La
respuesta correcta al siguiente ejercicio es:

Seleccione una:
a. 010100

b. 110100

c. 101100

d. 100100

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la siguiente operación de multiplicar números Octales:

3456 X 47 =

Seleccione una:
a. 214002

b. 314002

c. 314112

d. 215001

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Ventajas de la arquitectura Risc: La separación de las instrucciones de

la “CARGA” y del “ALMACÉN” reduce realmente la cantidad de trabajo
que la
computadora debe realizar.

Seleccione una:
Verdadero

Falso

[Link] 5/6
18/9/22, 20:20 TEST_3: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,102547890625

b.
-5,152587890625

c. -5,102547890625

d.
5,152587890625

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
18/9/22, 20:20 TEST_4: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_4

Comenzado el jueves, 15 de septiembre de 2022, 18:51

Estado Finalizado
Finalizado en jueves, 15 de septiembre de 2022, 18:59
Tiempo 7 minutos 33 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Una de las dos ventajas más importantes de la organización bus es:

Seleccione una:
a. bajo costo

b. operacion

c. innovacion

d. tecnologia

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Una interrupción de E/S es asincrónica con respecto a la ejecución de la

instrucción. Es decir, la interrupción no se asocia a ninguna
instrucción y no
impide que la instrucción en curso termine.

Seleccione una:
Verdadero

Falso

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria secundaria
requiere que la computadora use sus canales de entrada/salida para acceder a la
información y se utiliza para
almacenamiento a largo plazo de información
persistente

Seleccione una:
Verdadero

Falso

[Link] 1/5
18/9/22, 20:20 TEST_4: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opcion correcta:

Seleccione una:
a. Un disco duro es un ejemplo de almacenamiento primario

b. La memoria secundaria también se llama "de almacenamiento

masivo"

c. Habitualmente, la memoria secundaria tiene mayor capacidad que la

memoria primaria, y es mucho más rapida

d.
La memoria terciaria también se llama "de almacenamiento en la red"

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción incorrecta:

Seleccione una:
a. Los buses de E/S normalmente no se conectan directamente a la memoria,
sino que utilizan un bus procesador-memoria o un bus
de placa base para
conectarse a memoria.

b. Los buses procesador-memoria son de gran longitud, generalmente de alta

frecuencia y diseñados para maximizar el ancho de
banda memoria-procesador

c. Los buses de E/S pueden tener una longitud grande, pueden disponer de
muchos tipos de dispositivos conectados a ellos, y a
menudo permiten conectar
dispositivos con un amplio rango de ancho de banda de datos.

d. Los buses se clasifican tradicionalmente como buses procesador-memoria o

buses de E/S.

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la opcion correcta:

Los discos magnéticos son......

Seleccione una:
a. Un plato giratorio recubierto de una superficie plana

b. Un cabezal móvil de lectura/ escritura para acceder al plato

c. Una colección de platos (1-4), cada uno de los cuales tiene dos
superficies grabables

d. Un cabezal inmóvil de lectura/ escritura para acceder al plato

[Link] 2/5
18/9/22, 20:20 TEST_4: Revisión del intento

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

Los almacenamientos según su tipo son:

1.         Almacenamiento
primario.

2.         Almacenamiento
secundario.
3.         Almacenamiento
terciario.

4.         Almacenamiento
fuera de línea.
5.         Almacenamiento
de red

Seleccione una:
Verdadero

Falso

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria caché es un tipo especial de memoria

interna usada en muchas CPU para mejorar su eficiencia o rendimiento

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

En un disco, el tiempo promedio de búsqueda es fácil de medir

Seleccione una:
Verdadero

Falso

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Los métodos que permiten a un dispositivo comunicarse con el procesador

son encuesta e interrupción de E/S.

Seleccione una:
Verdadero

Falso

[Link] 3/5
18/9/22, 20:20 TEST_4: Revisión del intento

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

La mayoría de los sistemas operativos usan los dispositivos de

almacenamiento secundario como área de proceso para incrementar
artificialmente
la cantidad aparente de memoria principal en la computadora.

Seleccione una:
Verdadero

Falso

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Un bus es una conexión única de comunicación que utiliza un conjunto de

conductores para conectar muchos subsistemas

Seleccione una:
Verdadero

Falso

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Los buses tradicionales son síncronos. Si un bus es síncrono, incluye un

reloj en las líneas de control y un bit de comunicaciones que se
referencia a
la señal de reloj.

Seleccione una:
Verdadero

Falso

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

En las computadoras modernas se usan memorias de

acceso aleatorio basadas en electrónica del estado sólido, que está
directamente
conectada a la Unidad de Control a través de buses de direcciones,
datos y control

Seleccione una:
Verdadero

Falso

[Link] 4/5
18/9/22, 20:20 TEST_4: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

El proceso de comprobar periódicamente los bits del estado para ver si

es el momento de realizar la siguiente operación de E/S, como en el
ejemplo
anterior, se llama encuesta (polling).

Seleccione una:
Verdadero

Falso

◄ TEST_3

Ir a...

S1-SEMANA 1-Compendio ►

[Link] 5/5
18/9/22, 20:29 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:52

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 23:17
Tiempo 25 minutos
empleado
Calificación 12,00 de 15,00 (80%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir numero octales:

102414 / 32 =

Seleccione una:
a. 2446

b. 3446

c. 3436

d. 2436

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione una opción: Para ejecutar las instrucciones, todo procesador dispone de tres
componentes principales.

Seleccione una:
a. Unidad de Control

b. Conjunto de procesos

c. Conjunto de instrucciones

d. Unidad Logica y fisica

[Link] 1/6
18/9/22, 20:29 TEST_3: Revisión del intento

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

El
siguiente cuadro corresponde a las medidas de rendimiento de:

Seleccione una:
a. Interfaz de software

b. Software de sistema

c. Interfaz de usuario

d. Software de aplicación

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

[Link] 2/6
18/9/22, 20:29 TEST_3: Revisión del intento

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la siguiente operación de multiplicar números Octales:

3456 X 47 =

Seleccione una:
a. 314112

b. 215001

c. 214002

d. 314002

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 9 bits

b. 8 bits

c. 4 bits

d. 6 bits

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

[Link] 3/6
18/9/22, 20:29 TEST_3: Revisión del intento

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits
N= 57,2510

Seleccione una:
a. 0100000111100101010000000000000

b. 01000011111001010000000000000000

c. 01000010011001010000000000000000

d. 01000001111001011000000000000000

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Ventajas de la arquitectura Risc: La separación de las instrucciones de

la “CARGA” y del “ALMACÉN” reduce realmente la cantidad de trabajo
que la
computadora debe realizar.

Seleccione una:
Verdadero

Falso

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

El anterior cuadro corresponde a las medidas de rendimiento de hardware

de sistema?

Seleccione una:
Verdadero

Falso

[Link] 4/6
18/9/22, 20:29 TEST_3: Revisión del intento

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Operaciones

b. Transmisión

c. Control de datos

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,152587890625

b.
-5,102547890625

c. -5,152587890625

d.
5,102547890625

Pregunta 13
Finalizado

Se puntúa 0,00 sobre 1,00

La
respuesta correcta al siguiente ejercicio es:

Seleccione una:
a. 10110

b. 10111

c. 11100

d. 101010

[Link] 5/6
18/9/22, 20:29 TEST_3: Revisión del intento

Pregunta 14
Finalizado

Se puntúa 0,00 sobre 1,00

Realice la operación de multiplicar números Hexadecimales:

4AE9 X CD7 =

Seleccione una:
a. 3C1C5AF

b. 3B1D4AF

c. 4C1D5AF

d. 3C1D5AF

Pregunta 15
Sin contestar

Puntúa como 1,00

Resuelva el siguiente ejercicio: conversión de decimal al formato IEEE

754 de 32 bits.

N= 0.510

Seleccione una:
a. 1 10000010 10000000000000000000000

b.
 0 01111110 00000000000000000000000

c. 1 00000001 00000000000000000000000

d.
0 11111111 10000000000000000000000

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
18/9/22, 20:29 TEST_4: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_4

Comenzado el jueves, 15 de septiembre de 2022, 18:36

Estado Finalizado
Finalizado en jueves, 15 de septiembre de 2022, 18:45
Tiempo 9 minutos 13 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria secundaria
requiere que la computadora use sus canales de entrada/salida para acceder a la
información y se utiliza para
almacenamiento a largo plazo de información
persistente

Seleccione una:
Verdadero

Falso

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Entre los distintos

subsistemas de un computador deben existir interfaces. Por ejemplo, la memoria
y el procesador necesitan comunicarse,
como lo hacen el procesador y los
dispositivos de E/S

Seleccione una:
Verdadero

Falso

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Un bus es una conexión única de comunicación que utiliza un conjunto de

conductores para conectar muchos subsistemas

Seleccione una:
Verdadero

Falso

[Link] 1/5
18/9/22, 20:29 TEST_4: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

En las computadoras modernas se usan memorias de

acceso aleatorio basadas en electrónica del estado sólido, que está
directamente
conectada a la Unidad de Control a través de buses de direcciones,
datos y control

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Los archivos del procesador

son internos de la ALU. Técnicamente, es el sistema más rápido de los distintos
tipos de almacenamientos de la
computadora, siendo transistores de conmutación
integrados en el chip de silicio del microprocesador (CPU) que funcionan como
"flip-flop"
electrónicos

Seleccione una:
Verdadero

Falso

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

En un disco, el tiempo promedio de búsqueda es fácil de medir

Seleccione una:
Verdadero

Falso

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria caché es un tipo especial de memoria

interna usada en muchas CPU para mejorar su eficiencia o rendimiento

Seleccione una:
Verdadero

Falso

[Link] 2/5
18/9/22, 20:29 TEST_4: Revisión del intento

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

La mayoría de los sistemas operativos usan los dispositivos de

almacenamiento secundario como área de proceso para incrementar
artificialmente
la cantidad aparente de memoria principal en la computadora.

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Una interrupción de E/S es asincrónica con respecto a la ejecución de la

instrucción. Es decir, la interrupción no se asocia a ninguna
instrucción y no
impide que la instrucción en curso termine.

Seleccione una:
Verdadero

Falso

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opcion correcta:

Seleccione una:
a. Un disco duro es un ejemplo de almacenamiento primario

b. Habitualmente, la memoria secundaria tiene mayor capacidad que la

memoria primaria, y es mucho más rapida

c. La memoria secundaria también se llama "de almacenamiento

masivo"

d.
La memoria terciaria también se llama "de almacenamiento en la red"

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Los buses tradicionales son síncronos. Si un bus es síncrono, incluye un

reloj en las líneas de control y un bit de comunicaciones que se
referencia a
la señal de reloj.

Seleccione una:
Verdadero

Falso

[Link] 3/5
18/9/22, 20:29 TEST_4: Revisión del intento

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Una de las dos ventajas más importantes de la organización bus es:

Seleccione una:
a. tecnologia

b. innovacion

c. bajo costo

d. operacion

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción incorrecta:

Seleccione una:
a. Los buses se clasifican tradicionalmente como buses procesador-memoria o
buses de E/S.

b. Los buses de E/S normalmente no se conectan directamente a la memoria,

sino que utilizan un bus procesador-memoria o un bus
de placa base para
conectarse a memoria.

c. Los buses procesador-memoria son de gran longitud, generalmente de alta

frecuencia y diseñados para maximizar el ancho de
banda memoria-procesador

d. Los buses de E/S pueden tener una longitud grande, pueden disponer de
muchos tipos de dispositivos conectados a ellos, y a
menudo permiten conectar
dispositivos con un amplio rango de ancho de banda de datos.

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción correcta:

Seleccione una:
a. Para enviar un comando a un dispositivo de E/S, el procesador debe poder
seleccionar o direccionar el dispositivo y recorrer
comandos de una o más
palabras.

b. En la E/S asignada al espacio de memoria (memory-mapped), se asignan

porciones del espacio de direccionamiento a los
dispositivos de E/S.

c. Para direccionar un dispositivo se utilizan dos métodos: E/S asignada al

espacio de memoria, e instrucciones especiales de control.

d. Para direccionar un dispositivo se utilizan dos métodos: E/S asignada al

espacio de memoria, y comandos especiales de control.

[Link] 4/5
18/9/22, 20:29 TEST_4: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Los métodos que permiten a un dispositivo comunicarse con el procesador

son encuesta e interrupción de E/S.

Seleccione una:
Verdadero

Falso

◄ TEST_3

Ir a...

S1-SEMANA 1-Compendio ►

[Link] 5/5
18/9/22, 20:32 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C2[48664] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:06

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 22:23
Tiempo 16 minutos 25 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Características de arquitectura Risc: Casi todas las instrucciones

pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por
hardware (con un diseño del tipo loadstore), casi todas las instrucciones se
pueden ejecutar cada ciclo de reloj, base importante para la
reorganización de
la ejecución de instrucciones por medio de un compilador.

Seleccione una:
Verdadero

Falso

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Operaciones

b. Control de datos

c. Transmisión

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Hay circunstancias que pueden disminuir el rendimiento de un procesador

segmentado debido a que provocan la detención del cauce. Estas
circunstancias
se denominan riesgos o conflictos.

Seleccione una:
Verdadero

Falso

[Link] 1/6
18/9/22, 20:32 TEST_3: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Ventajas de la arquitectura Risc: La separación de las instrucciones de

la “CARGA” y del “ALMACÉN” reduce realmente la cantidad de trabajo
que la
computadora debe realizar.

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 8 bits

b. 6 bits

c. 9 bits

d. 4 bits

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 45BC5

b. 34AC5

c. 44BC5

d. 35BC5

[Link] 2/6
18/9/22, 20:32 TEST_3: Revisión del intento

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

El
siguiente cuadro corresponde a las medidas de rendimiento de:

Seleccione una:
a. Software de aplicación

b. Interfaz de software

c. Software de sistema

d. Interfaz de usuario

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

[Link] 3/6
18/9/22, 20:32 TEST_3: Revisión del intento

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,102547890625

b.
-5,152587890625

c. 5,152587890625

d.
-5,102547890625

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

CISC es un tipo de arquitectura de computadoras que promueve el uso de

gran número de instrucciones, permitiendo operaciones complejas
entre operandos
situados en memoria o en registros internos

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la siguiente operación de multiplicar números Octales:

3456 X 47 =

Seleccione una:
a. 314112

b. 215001

c. 214002

d. 314002

[Link] 4/6
18/9/22, 20:32 TEST_3: Revisión del intento

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir numero octales:

102414 / 32 =

Seleccione una:
a. 3446

b. 2446

c. 3436

d. 2436

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Arquitectura Risc: Las instrucciones, aunque con otras

características, siguen divididas en tres grupos:

• Transferencia.
• Operaciones.

• Control de procesos.

Seleccione una:
Verdadero

Falso

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado a la mantisa en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 31

b. 24

c. 27

d. 23

[Link] 5/6
18/9/22, 20:32 TEST_3: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
18/9/22, 20:33 TEST_4: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C2[48664] - P /
Actividades contacto con el docente /
TEST_4

Comenzado el jueves, 15 de septiembre de 2022, 21:47

Estado Finalizado
Finalizado en jueves, 15 de septiembre de 2022, 21:53
Tiempo 5 minutos 57 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

En un disco, el tiempo promedio de búsqueda es fácil de medir

Seleccione una:
Verdadero

Falso

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Una interrupción de E/S es asincrónica con respecto a la ejecución de la

instrucción. Es decir, la interrupción no se asocia a ninguna
instrucción y no
impide que la instrucción en curso termine.

Seleccione una:
Verdadero

Falso

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Un bus es una conexión única de comunicación que utiliza un conjunto de

conductores para conectar muchos subsistemas

Seleccione una:
Verdadero

Falso

[Link] 1/5
18/9/22, 20:33 TEST_4: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Los métodos que permiten a un dispositivo comunicarse con el procesador

son encuesta e interrupción de E/S.

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción incorrecta:

Seleccione una:
a. Los buses de E/S pueden tener una longitud grande, pueden disponer de
muchos tipos de dispositivos conectados a ellos, y a
menudo permiten conectar
dispositivos con un amplio rango de ancho de banda de datos.

b. Los buses procesador-memoria son de gran longitud, generalmente de alta

frecuencia y diseñados para maximizar el ancho de
banda memoria-procesador

c. Los buses de E/S normalmente no se conectan directamente a la memoria,

sino que utilizan un bus procesador-memoria o un bus
de placa base para
conectarse a memoria.

d. Los buses se clasifican tradicionalmente como buses procesador-memoria o

buses de E/S.

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria primaria está directamente conectada a la CPU de la

computadora. Debe estar presente para que la CPU funcione correctamente.
El
almacenamiento primario consiste en tres tipos de almacenamiento

Seleccione una:
Verdadero

Falso

Pregunta 7

Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opcion correcta:

Seleccione una:
a. Habitualmente, la memoria secundaria tiene mayor capacidad que la
memoria primaria, y es mucho más rapida

b.
La
memoria terciaria también se llama "de almacenamiento en la red"

c. Un disco duro es un ejemplo de almacenamiento primario

d. La memoria secundaria también se llama "de almacenamiento

masivo"

[Link] 2/5
18/9/22, 20:33 TEST_4: Revisión del intento

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria secundaria
requiere que la computadora use sus canales de entrada/salida para acceder a la
información y se utiliza para
almacenamiento a largo plazo de información
persistente

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

El proceso de comprobar periódicamente los bits del estado para ver si

es el momento de realizar la siguiente operación de E/S, como en el
ejemplo
anterior, se llama encuesta (polling).

Seleccione una:
Verdadero

Falso

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Los buses tradicionales son síncronos. Si un bus es síncrono, incluye un

reloj en las líneas de control y un bit de comunicaciones que se
referencia a
la señal de reloj.

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Una de las dos ventajas más importantes de la organización bus es:

Seleccione una:
a. bajo costo

b. tecnologia

c. innovacion

d. operacion

[Link] 3/5
18/9/22, 20:33 TEST_4: Revisión del intento

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

La mayoría de los sistemas operativos usan los dispositivos de

almacenamiento secundario como área de proceso para incrementar
artificialmente
la cantidad aparente de memoria principal en la computadora.

Seleccione una:
Verdadero

Falso

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Memoria flash: Esta memoria semiconductora es no volátil como los

discos, pero su latencia es 100-1000 veces más rápida que la de los
discos, es
más pequeña, más eficiente energéticamente y más resistente a las descargas
eléctricas

Seleccione una:
Verdadero

Falso

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Los almacenamientos según su tipo son:

1.         Almacenamiento
primario.
2.         Almacenamiento
secundario.

3.         Almacenamiento
terciario.

4.         Almacenamiento
fuera de línea.
5.         Almacenamiento
de red

Seleccione una:
Verdadero

Falso

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria caché es un tipo especial de memoria

interna usada en muchas CPU para mejorar su eficiencia o rendimiento

Seleccione una:
Verdadero

Falso

[Link] 4/5
18/9/22, 20:33 TEST_4: Revisión del intento

◄ TEST_3

Ir a...

S1-SEMANA 1-Compendio ►

[Link] 5/5
18/9/22, 20:23 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 21:14

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 21:20
Tiempo 5 minutos 21 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir numero octales:

102414 / 32 =

Seleccione una:
a. 2436

b. 2446

c. 3436

d. 3446

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Existen tres clases de

conflictos:
 

Conflictos
estructurales.

Conflictos
por dependencia de datos.
Conflictos de control.

Seleccione una:
Verdadero

Falso

[Link] 1/6
18/9/22, 20:23 TEST_3: Revisión del intento

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

El
siguiente cuadro corresponde a las medidas de rendimiento de:

Seleccione una:
a. Software de sistema

b. Interfaz de usuario

c. Interfaz de software

d. Software de aplicación

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits
N= 57,2510

Seleccione una:
a. 01000010011001010000000000000000

b. 0100000111100101010000000000000

c. 01000001111001011000000000000000

d. 01000011111001010000000000000000

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione una opción: Para ejecutar las instrucciones, todo procesador dispone de tres
componentes principales.

Seleccione una:
a. Conjunto de instrucciones

b. Unidad Logica y fisica

c. Unidad de Control

d. Conjunto de procesos

[Link] 2/6
18/9/22, 20:23 TEST_3: Revisión del intento

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 8 bits

b. 6 bits

c. 9 bits

d. 4 bits

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Operaciones

b. Control de datos

c. Transmisión

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Características de arquitectura Risc: Casi todas las instrucciones

pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por
hardware (con un diseño del tipo loadstore), casi todas las instrucciones se
pueden ejecutar cada ciclo de reloj, base importante para la
reorganización de
la ejecución de instrucciones por medio de un compilador.

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

[Link] 3/6
18/9/22, 20:23 TEST_3: Revisión del intento

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Arquitectura Risc: Las instrucciones, aunque con otras

características, siguen divididas en tres grupos:
• Transferencia.

• Operaciones.
• Control de procesos.

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Realizar la siguiente operación:  multiplicación hexadecimal
ABC23 X  F65 

Seleccione una:
a.  A64245CF

b.  A54446CF

c. A64246CF

d.  A54246CF

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado a la mantisa en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 31

b. 24

c. 23

d. 27

[Link] 4/6
18/9/22, 20:23 TEST_3: Revisión del intento

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. -5,152587890625

b.
5,102547890625

c. -5,102547890625

d.
5,152587890625

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Para comprender la organización del procesador,

consideremos los requisitos que ha de cumplir:

• Captar instrucción:
el procesador lee una instrucción de la memoria (registro, caché o memoria principal).

• Interpretar
instrucción: la instrucción se decodifica para determinar qué acción es
necesaria.
• Captar datos: la
ejecución de una instrucción puede exigir leer datos de la memoria o de un
módulo de E/S.

• Procesar datos: la
ejecución de una instrucción puede exigir llevar a cabo alguna operación
aritmética o lógica con los datos.
• Escribir datos: los
resultados de una ejecución pueden exigir escribir datos en la memoria o en un
módulo de E/S

Seleccione una:
Verdadero

Falso

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 35BC5

b. 44BC5

c. 45BC5

d. 34AC5

[Link] 5/6
18/9/22, 20:23 TEST_3: Revisión del intento

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
18/9/22, 20:23 TEST_4: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_4

Comenzado el jueves, 15 de septiembre de 2022, 18:26

Estado Finalizado
Finalizado en jueves, 15 de septiembre de 2022, 18:42
Tiempo 15 minutos 40 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria caché es un tipo especial de memoria

interna usada en muchas CPU para mejorar su eficiencia o rendimiento

Seleccione una:
Verdadero

Falso

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción correcta:

Seleccione una:
a. En la E/S asignada al espacio de memoria (memory-mapped), se asignan
porciones del espacio de direccionamiento a los
dispositivos de E/S.

b. Para direccionar un dispositivo se utilizan dos métodos: E/S asignada al

espacio de memoria, e instrucciones especiales de control.

c. Para enviar un comando a un dispositivo de E/S, el procesador debe poder

seleccionar o direccionar el dispositivo y recorrer
comandos de una o más
palabras.

d. Para direccionar un dispositivo se utilizan dos métodos: E/S asignada al

espacio de memoria, y comandos especiales de control.

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la opcion correcta:

Los discos magnéticos son......

Seleccione una:
a. Un plato giratorio recubierto de una superficie plana

b. Una colección de platos (1-4), cada uno de los cuales tiene dos
superficies grabables

c. Un cabezal inmóvil de lectura/ escritura para acceder al plato

d. Un cabezal móvil de lectura/ escritura para acceder al plato

[Link] 1/5
18/9/22, 20:23 TEST_4: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Un bus es una conexión única de comunicación que utiliza un conjunto de

conductores para conectar muchos subsistemas

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opción incorrecta:

Seleccione una:
a. Los buses de E/S pueden tener una longitud grande, pueden disponer de
muchos tipos de dispositivos conectados a ellos, y a
menudo permiten conectar
dispositivos con un amplio rango de ancho de banda de datos.

b. Los buses procesador-memoria son de gran longitud, generalmente de alta

frecuencia y diseñados para maximizar el ancho de
banda memoria-procesador

c. Los buses de E/S normalmente no se conectan directamente a la memoria,

sino que utilizan un bus procesador-memoria o un bus
de placa base para
conectarse a memoria.

d. Los buses se clasifican tradicionalmente como buses procesador-memoria o

buses de E/S.

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

La mayoría de los sistemas operativos usan los dispositivos de

almacenamiento secundario como área de proceso para incrementar
artificialmente
la cantidad aparente de memoria principal en la computadora.

Seleccione una:
Verdadero

Falso

[Link] 2/5
18/9/22, 20:23 TEST_4: Revisión del intento

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

Los almacenamientos según su tipo son:

1.         Almacenamiento
primario.

2.         Almacenamiento
secundario.
3.         Almacenamiento
terciario.

4.         Almacenamiento
fuera de línea.
5.         Almacenamiento
de red

Seleccione una:
Verdadero

Falso

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Una de las dos ventajas más importantes de la organización bus es:

Seleccione una:
a. innovacion

b. tecnologia

c. bajo costo

d. operacion

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

El proceso de comprobar periódicamente los bits del estado para ver si

es el momento de realizar la siguiente operación de E/S, como en el
ejemplo
anterior, se llama encuesta (polling).

Seleccione una:
Verdadero

Falso

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Una interrupción de E/S es asincrónica con respecto a la ejecución de la

instrucción. Es decir, la interrupción no se asocia a ninguna
instrucción y no
impide que la instrucción en curso termine.

Seleccione una:
Verdadero

Falso

[Link] 3/5
18/9/22, 20:23 TEST_4: Revisión del intento

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Memoria flash: Esta memoria semiconductora es no volátil como los

discos, pero su latencia es 100-1000 veces más rápida que la de los
discos, es
más pequeña, más eficiente energéticamente y más resistente a las descargas
eléctricas

Seleccione una:
Verdadero

Falso

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

En las computadoras modernas se usan memorias de

acceso aleatorio basadas en electrónica del estado sólido, que está
directamente
conectada a la Unidad de Control a través de buses de direcciones,
datos y control

Seleccione una:
Verdadero

Falso

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Los buses tradicionales son síncronos. Si un bus es síncrono, incluye un

reloj en las líneas de control y un bit de comunicaciones que se
referencia a
la señal de reloj.

Seleccione una:
Verdadero

Falso

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Escoja la opcion correcta:

Seleccione una:
a. Habitualmente, la memoria secundaria tiene mayor capacidad que la
memoria primaria, y es mucho más rapida

b. La memoria terciaria también se llama "de almacenamiento en la red"

c. La memoria secundaria también se llama "de almacenamiento

masivo"

d. Un disco duro es un ejemplo de almacenamiento primario

[Link] 4/5
18/9/22, 20:23 TEST_4: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

La memoria secundaria
requiere que la computadora use sus canales de entrada/salida para acceder a la
información y se utiliza para
almacenamiento a largo plazo de información
persistente

Seleccione una:
Verdadero

Falso

◄ TEST_3

Ir a...

S1-SEMANA 1-Compendio ►

[Link] 5/5
31/8/22, 22:26 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 21:14

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 21:20
Tiempo 5 minutos 21 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir numero octales:

102414 / 32 =

Seleccione una:
a. 2436

b. 2446

c. 3436

d. 3446

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Existen tres clases de

conflictos:
 

Conflictos
estructurales.

Conflictos
por dependencia de datos.
Conflictos de control.

Seleccione una:
Verdadero

Falso

[Link] 1/6
31/8/22, 22:26 TEST_3: Revisión del intento

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

El
siguiente cuadro corresponde a las medidas de rendimiento de:

Seleccione una:
a. Software de sistema

b. Interfaz de usuario

c. Interfaz de software

d. Software de aplicación

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits
N= 57,2510

Seleccione una:
a. 01000010011001010000000000000000

b. 0100000111100101010000000000000

c. 01000001111001011000000000000000

d. 01000011111001010000000000000000

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione una opción: Para ejecutar las instrucciones, todo procesador dispone de tres
componentes principales.

Seleccione una:
a. Conjunto de instrucciones

b. Unidad Logica y fisica

c. Unidad de Control

d. Conjunto de procesos

[Link] 2/6
31/8/22, 22:26 TEST_3: Revisión del intento

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 8 bits

b. 6 bits

c. 9 bits

d. 4 bits

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Operaciones

b. Control de datos

c. Transmisión

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Características de arquitectura Risc: Casi todas las instrucciones

pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por
hardware (con un diseño del tipo loadstore), casi todas las instrucciones se
pueden ejecutar cada ciclo de reloj, base importante para la
reorganización de
la ejecución de instrucciones por medio de un compilador.

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

[Link] 3/6
31/8/22, 22:26 TEST_3: Revisión del intento

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Arquitectura Risc: Las instrucciones, aunque con otras

características, siguen divididas en tres grupos:
• Transferencia.

• Operaciones.
• Control de procesos.

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Realizar la siguiente operación:  multiplicación hexadecimal
ABC23 X  F65 

Seleccione una:
a.  A64245CF

b.  A54446CF

c. A64246CF

d.  A54246CF

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado a la mantisa en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 31

b. 24

c. 23

d. 27

[Link] 4/6
31/8/22, 22:26 TEST_3: Revisión del intento

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. -5,152587890625

b.
5,102547890625

c. -5,102547890625

d.
5,152587890625

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Para comprender la organización del procesador,

consideremos los requisitos que ha de cumplir:

• Captar instrucción:
el procesador lee una instrucción de la memoria (registro, caché o memoria principal).

• Interpretar
instrucción: la instrucción se decodifica para determinar qué acción es
necesaria.
• Captar datos: la
ejecución de una instrucción puede exigir leer datos de la memoria o de un
módulo de E/S.

• Procesar datos: la
ejecución de una instrucción puede exigir llevar a cabo alguna operación
aritmética o lógica con los datos.
• Escribir datos: los
resultados de una ejecución pueden exigir escribir datos en la memoria o en un
módulo de E/S

Seleccione una:
Verdadero

Falso

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 35BC5

b. 44BC5

c. 45BC5

d. 34AC5

[Link] 5/6
31/8/22, 22:26 TEST_3: Revisión del intento

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
31/8/22, 22:27 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:08

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 22:19
Tiempo 10 minutos 58 segundos
empleado
Calificación 14,00 de 15,00 (93%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 35BC5

b. 45BC5

c. 44BC5

d. 34AC5

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de multiplicar números Hexadecimales:

4AE9 X CD7 =

Seleccione una:
a. 3C1D5AF

b. 4C1D5AF

c. 3C1C5AF

d. 3B1D4AF

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Control de datos

b. Operaciones

c. Transmisión

[Link] 1/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 6 bits

b. 8 bits

c. 4 bits

d. 9 bits

Pregunta 5
Finalizado

Se puntúa 0,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de decimal al formato IEEE

754 de 32 bits.

N= 0.510

Seleccione una:
a.  0 01111110 00000000000000000000000

b. 1 00000001 00000000000000000000000

c.
1 10000010 10000000000000000000000

d. 0 11111111 10000000000000000000000

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

CISC es un tipo de arquitectura de computadoras que promueve el uso de

gran número de instrucciones, permitiendo operaciones complejas
entre operandos
situados en memoria o en registros internos

Seleccione una:
Verdadero

Falso

[Link] 2/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

La
respuesta correcta al siguiente ejercicio es:

Seleccione una:
a. 101010

b. 11100

c. 10111

d. 10110

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Hay circunstancias que pueden disminuir el rendimiento de un procesador

segmentado debido a que provocan la detención del cauce. Estas
circunstancias
se denominan riesgos o conflictos.

Seleccione una:
Verdadero

Falso

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado a la mantisa en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 23

b. 24

c. 31

d. 27

[Link] 3/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione una opción: Para ejecutar las instrucciones, todo procesador dispone de tres
componentes principales.

Seleccione una:
a. Conjunto de instrucciones

b. Conjunto de procesos

c. Unidad de Control

d. Unidad Logica y fisica

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits
N= 57,2510

Seleccione una:
a. 01000001111001011000000000000000

b. 01000011111001010000000000000000

c. 01000010011001010000000000000000

d. 0100000111100101010000000000000

[Link] 4/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

El anterior cuadro corresponde a las medidas de rendimiento de hardware

de sistema?

Seleccione una:
Verdadero

Falso

[Link] 5/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,152587890625

b.
-5,152587890625

c. 5,102547890625

d.
-5,102547890625

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
31/8/22, 22:27 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:52

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 23:17
Tiempo 25 minutos
empleado
Calificación 12,00 de 15,00 (80%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir numero octales:

102414 / 32 =

Seleccione una:
a. 2446

b. 3446

c. 3436

d. 2436

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione una opción: Para ejecutar las instrucciones, todo procesador dispone de tres
componentes principales.

Seleccione una:
a. Unidad de Control

b. Conjunto de procesos

c. Conjunto de instrucciones

d. Unidad Logica y fisica

[Link] 1/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

El
siguiente cuadro corresponde a las medidas de rendimiento de:

Seleccione una:
a. Interfaz de software

b. Software de sistema

c. Interfaz de usuario

d. Software de aplicación

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

[Link] 2/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la siguiente operación de multiplicar números Octales:

3456 X 47 =

Seleccione una:
a. 314112

b. 215001

c. 214002

d. 314002

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 9 bits

b. 8 bits

c. 4 bits

d. 6 bits

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

[Link] 3/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits
N= 57,2510

Seleccione una:
a. 0100000111100101010000000000000

b. 01000011111001010000000000000000

c. 01000010011001010000000000000000

d. 01000001111001011000000000000000

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Ventajas de la arquitectura Risc: La separación de las instrucciones de

la “CARGA” y del “ALMACÉN” reduce realmente la cantidad de trabajo
que la
computadora debe realizar.

Seleccione una:
Verdadero

Falso

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

El anterior cuadro corresponde a las medidas de rendimiento de hardware

de sistema?

Seleccione una:
Verdadero

Falso

[Link] 4/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Operaciones

b. Transmisión

c. Control de datos

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,152587890625

b.
-5,102547890625

c. -5,152587890625

d.
5,102547890625

Pregunta 13
Finalizado

Se puntúa 0,00 sobre 1,00

La
respuesta correcta al siguiente ejercicio es:

Seleccione una:
a. 10110

b. 10111

c. 11100

d. 101010

[Link] 5/6
31/8/22, 22:27 TEST_3: Revisión del intento

Pregunta 14
Finalizado

Se puntúa 0,00 sobre 1,00

Realice la operación de multiplicar números Hexadecimales:

4AE9 X CD7 =

Seleccione una:
a. 3C1C5AF

b. 3B1D4AF

c. 4C1D5AF

d. 3C1D5AF

Pregunta 15
Sin contestar

Puntúa como 1,00

Resuelva el siguiente ejercicio: conversión de decimal al formato IEEE

754 de 32 bits.

N= 0.510

Seleccione una:
a. 1 10000010 10000000000000000000000

b.
 0 01111110 00000000000000000000000

c. 1 00000001 00000000000000000000000

d.
0 11111111 10000000000000000000000

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
31/8/22, 22:25 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C1[48607] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:39

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 22:54
Tiempo 14 minutos 47 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Hay circunstancias que pueden disminuir el rendimiento de un procesador

segmentado debido a que provocan la detención del cauce. Estas
circunstancias
se denominan riesgos o conflictos.

Seleccione una:
Verdadero

Falso

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 9 bits

b. 8 bits

c. 6 bits

d. 4 bits

[Link] 1/6
31/8/22, 22:25 TEST_3: Revisión del intento

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Existen tres clases de

conflictos:
 

Conflictos
estructurales.

Conflictos
por dependencia de datos.
Conflictos de control.

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 34AC5

b. 35BC5

c. 44BC5

d. 45BC5

[Link] 2/6
31/8/22, 22:25 TEST_3: Revisión del intento

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

Resuelva el siguiente ejercicio: conversión de números

decimales a punto flotante de la IEEE 754 de 32 bits

N= 57,2510

Seleccione una:
a. 0100000111100101010000000000000

b. 01000010011001010000000000000000

c. 01000011111001010000000000000000

d. 01000001111001011000000000000000

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Arquitectura Risc: Las instrucciones, aunque con otras

características, siguen divididas en tres grupos:
• Transferencia.

• Operaciones.

• Control de procesos.

Seleccione una:
Verdadero

Falso

[Link] 3/6
31/8/22, 22:25 TEST_3: Revisión del intento

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Transmisión

b. Control de datos

c. Operaciones

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

CISC es un tipo de arquitectura de computadoras que promueve el uso de

gran número de instrucciones, permitiendo operaciones complejas
entre operandos
situados en memoria o en registros internos

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

El anterior cuadro corresponde a las medidas de rendimiento de hardware

de sistema?

Seleccione una:
Verdadero

Falso

[Link] 4/6
31/8/22, 22:25 TEST_3: Revisión del intento

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

La
respuesta correcta al siguiente ejercicio es:

Seleccione una:
a. 010100

b. 110100

c. 101100

d. 100100

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la siguiente operación de multiplicar números Octales:

3456 X 47 =

Seleccione una:
a. 214002

b. 314002

c. 314112

d. 215001

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

Ventajas de la arquitectura Risc: La separación de las instrucciones de

la “CARGA” y del “ALMACÉN” reduce realmente la cantidad de trabajo
que la
computadora debe realizar.

Seleccione una:
Verdadero

Falso

[Link] 5/6
31/8/22, 22:25 TEST_3: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,102547890625

b.
-5,152587890625

c. -5,102547890625

d.
5,152587890625

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
31/8/22, 22:28 TEST_3: Revisión del intento

Área personal / Mis cursos /

ARQUITECTURA DEL COMPUTADOR,[TI03-01] - C2[48664] - P /
Actividades contacto con el docente /
TEST_3

Comenzado el jueves, 25 de agosto de 2022, 22:06

Estado Finalizado
Finalizado en jueves, 25 de agosto de 2022, 22:23
Tiempo 16 minutos 25 segundos
empleado
Calificación 15,00 de 15,00 (100%)

Pregunta 1
Finalizado

Se puntúa 1,00 sobre 1,00

Características de arquitectura Risc: Casi todas las instrucciones

pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por
hardware (con un diseño del tipo loadstore), casi todas las instrucciones se
pueden ejecutar cada ciclo de reloj, base importante para la
reorganización de
la ejecución de instrucciones por medio de un compilador.

Seleccione una:
Verdadero

Falso

Pregunta 2
Finalizado

Se puntúa 1,00 sobre 1,00

Las instrucciones en la arquitectura Risc se dividen en tres grupos:

Seleccione una:
a. Operaciones

b. Control de datos

c. Transmisión

Pregunta 3
Finalizado

Se puntúa 1,00 sobre 1,00

Hay circunstancias que pueden disminuir el rendimiento de un procesador

segmentado debido a que provocan la detención del cauce. Estas
circunstancias
se denominan riesgos o conflictos.

Seleccione una:
Verdadero

Falso

[Link] 1/6
31/8/22, 22:28 TEST_3: Revisión del intento

Pregunta 4
Finalizado

Se puntúa 1,00 sobre 1,00

Ventajas de la arquitectura Risc: La separación de las instrucciones de

la “CARGA” y del “ALMACÉN” reduce realmente la cantidad de trabajo
que la
computadora debe realizar.

Seleccione una:
Verdadero

Falso

Pregunta 5
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado al exponente en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 8 bits

b. 6 bits

c. 9 bits

d. 4 bits

Pregunta 6
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir números Hexadecimales:

FF3E7C / 4C

Seleccione una:
a. 45BC5

b. 34AC5

c. 44BC5

d. 35BC5

[Link] 2/6
31/8/22, 22:28 TEST_3: Revisión del intento

Pregunta 7
Finalizado

Se puntúa 1,00 sobre 1,00

El
siguiente cuadro corresponde a las medidas de rendimiento de:

Seleccione una:
a. Software de aplicación

b. Interfaz de software

c. Software de sistema

d. Interfaz de usuario

Pregunta 8
Finalizado

Se puntúa 1,00 sobre 1,00

Verdadero o Falso

En el siguiente grafico se muestra una visión

simplificada del procesador:

Seleccione una:
a. Falso

b. Verdadero

[Link] 3/6
31/8/22, 22:28 TEST_3: Revisión del intento

Pregunta 9
Finalizado

Se puntúa 1,00 sobre 1,00

Seleccione la respuesta correcta:

Resuelva el siguiente
ejercicio: conversión de formato IEEE 754 a decimal

N(IEEE) = 1 10000001 01001001110001000000000

Seleccione una:
a. 5,102547890625

b.
-5,152587890625

c. 5,152587890625

d.
-5,102547890625

Pregunta 10
Finalizado

Se puntúa 1,00 sobre 1,00

CISC es un tipo de arquitectura de computadoras que promueve el uso de

gran número de instrucciones, permitiendo operaciones complejas
entre operandos
situados en memoria o en registros internos

Seleccione una:
Verdadero

Falso

Pregunta 11
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la siguiente operación de multiplicar números Octales:

3456 X 47 =

Seleccione una:
a. 314112

b. 215001

c. 214002

d. 314002

[Link] 4/6
31/8/22, 22:28 TEST_3: Revisión del intento

Pregunta 12
Finalizado

Se puntúa 1,00 sobre 1,00

Realice la operación de dividir numero octales:

102414 / 32 =

Seleccione una:
a. 3446

b. 2446

c. 3436

d. 2436

Pregunta 13
Finalizado

Se puntúa 1,00 sobre 1,00

Arquitectura Risc: Las instrucciones, aunque con otras

características, siguen divididas en tres grupos:

• Transferencia.
• Operaciones.

• Control de procesos.

Seleccione una:
Verdadero

Falso

Pregunta 14
Finalizado

Se puntúa 1,00 sobre 1,00

¿Cuántos
bits es asignado a la mantisa en precisión simple de 32 bits del estándar
IEEE-754?

Seleccione una:
a. 31

b. 24

c. 27

d. 23

[Link] 5/6
31/8/22, 22:28 TEST_3: Revisión del intento

Pregunta 15
Finalizado

Se puntúa 1,00 sobre 1,00

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría

el nacimiento de la informática personal. Más concretamente, sería
en 1975
cuando aparecería el “8080” (primer chip capaz de procesar 16 bits, suficiente
para representar números y letras).

Seleccione una:
Verdadero

Falso

◄ TEST_2

Ir a...

TEST_4 ►

[Link] 6/6
 ARQUITECTURA DEL
COMPUTADOR

Unidad # 3:
Aritmética para computadores y el
procesador
Tema # 1:
Adición, Sustracción, Multiplicación y
División

[Link]. JAVIER BERMEO PAUCAR

Preguntas:
Unidad 2
Tema 2

2
 SUBTEMAS

» Subtema 1: Adición.

» Subtema 2: Sustracción.

» Subtema 3: Multiplicación.

» Subtema 4: División.
 OBJETIVO
Conocer cómo opera la unidad aritmético-lógica del procesador y
cómo se realizan las principales funciones aritméticas de un
computador.
 Subtema # 1: Adición
» Características de la Adición:
» Es conmutativa.
» 1+0= 1.
» 0+1= 1.
» Elementos son llamados
sumandos.
» Operador signo (+).

00 11
01 11
+1 0 +0 1
11 100
 Subtema # 2: Sustracción
» Características de la Sustracción:
» No conmutativa.
» Minuendo se resta de
sustraendo.

11 11
-01 -10
10 01
 Subtema # 3: Multiplicación
» Características de la Multiplicación:
» Similar al sistema decimal.
» Elementos se llaman:
» Multiplicando.
» Multiplicador.
» Operador es (*)

1 1
X 1 1
11 1 1
+ 1 1
1 0 0 1
 Subtema # 4: División
» Características de la División: a) 110 ÷ 11
» Similar al sistema decimal. 01 0
» Residuo posible cuando entero
11 110
binario se divide por otro: 11
- 11
000
b) 110 ÷ 10
011
10 110
11
-
10
010
10 -
00
 Videos de refuerzo

Hacer clic - Ejercicio #2 Hacer clic - Ejercicio #2

Hacer clic - Ejercicio #3 Hacer clic - Ejercicio #3
Hacer clic - Ejercicio #4 Hacer clic - Ejercicio #4

Hacer clic - Ejercicio #2 Hacer clic - Ejercicio #2

Hacer clic - Ejercicio #3 Hacer clic - Ejercicio #3
Hacer clic - Ejercicio #4 Hacer clic - Ejercicio #4
 PREGUNTAS
Adición.

Sustracción.

Multiplicación.

División.

10
 Bibliografía

» Stallings, W. (2006). Organización y arquitectura de computadores. Madrid: PEARSON EDUCACIÓN, S.A.

 ÍNDICE

1. Unidad 3: Aritmética para computadores y el procesador ...................................3

Tema 1: Adición, Sustracción, Multiplicación y División ............................................... 3

Objetivo: ........................................................................................................................ 3

2. Introducción ......................................................................................................4

3. Información de los subtemas .............................................................................5

La Unidad Aritmético-Lógica .....................................................................................5

Negación ..................................................................................................................6

3.1 Subtema 1: Adición ............................................................................................ 9

3.2 Subtema 2: Sustracción .................................................................................... 10

3.3 Subtema 3: Multiplicación ............................................................................... 13

3.4 Subtema 4: División.......................................................................................... 18

4. Bibliografía ......................................................................................................21

2
 Adición, Sustracción, Multiplicación y División

1. Unidad 3: Aritmética para

computadorés y él procésador
Tema 1: Adición, Sustracción, Multiplicación y División
Objetivo:

Conocer cómo opera la unidad aritmético-lógica del procesador y cómo se

realizan las principales funciones aritméticas de un computador.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 3

 Adición, Sustracción, Multiplicación y División

2. Introduccion
El presente documento contiene información sobre el funcionamiento de la unidad
aritmético-lógica del procesador y las diferentes funciones que comprenden la
aritmética del computador como son: Adición, Sustracción, Multiplicación y División.

Antes del desarrollo del subtema 1, se muestra información sobre la unidad

aritmético-lógica del procesador y la función de negación.

El subtema 1, detalla el proceso de la función aritmética de la adición entre números

enteros.

El subtema 2, detalla el proceso de la función aritmética de la sustracción entre

números enteros.

El subtema 3, detalla el proceso de la función aritmética de la multiplicación entre

números enteros.

El subtema 4, detalla el proceso de la función aritmética de la división entre números

enteros.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 4

 Adición, Sustracción, Multiplicación y División

3. Informacion dé los subtémas

Antes de adentrarnos en el desarrollo de la aritmética del computador, haremos una
breve introducción al estudio del procesador con la unidad aritmético-lógica (ALU).

La Unidad Aritmético-Lógica
(Stallings, 2006)

“La ALU es la parte del computador que realiza realmente las operaciones aritméticas y
lógicas con los datos. El resto de los elementos del computador (unidad de control,
registros, memoria, E/S) están principalmente para suministrar datos a la ALU, a fin de
que ésta los procese y para recuperar los resultados. Con la ALU llegamos al estudio de
lo que puede considerarse el núcleo o esencia del computador.

Una unidad aritmético-lógica, y en realidad todos los componentes electrónicos del

computador, se basan en el uso de dispositivos lógicos digitales sencillos que pueden
almacenar dígitos binarios y realizar operaciones lógicas booleanas elementales. El
Apéndice B explora, para el lector interesado, la implementación de circuitos lógicos
digitales.

Los datos se presentan a la ALU en registros, y en registros se almacenan los resultados

de las operaciones producidos por la ALU. Estos registros son posiciones de memoria
temporal internas al procesador que están conectados a la ALU (véase por ejemplo la
Figura 2.3). La ALU puede también activar indicadores (flags) como resultado de una
operación. Por ejemplo, un indicador de desbordamiento se pondrá a 1 si el resultado
de una operación excede la longitud del registro en donde éste debe almacenarse. Los
valores de los indicadores se almacenan también en otro registro dentro del
procesador. La unidad de control proporciona las señales que gobiernan el
funcionamiento de la ALU y la transferencia de datos dentro y fuera de la ALU.”
© Universidad Estatal de Milagro – UNEMI

Figura 1. Entradas y salidas de la ALU

Fuente: (Stallings, 2006)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 5

 Adición, Sustracción, Multiplicación y División

Está la siguiente sección, en donde se examina funciones aritméticas comunes con

números enteros representados en complemento a dos. Antes de explicar la adición,
dedicaremos un espacio para exponer la negación.

Negación

(Stallings, 2006)

“En la representación signo-magnitud, la regla para obtener el opuesto de un entero es

sencilla: invertir el bit de signo. En la notación de complemento a dos, la negación de
un entero puede realizarse siguiendo las reglas:

1. Obtener el complemento booleano de cada bit del entero (incluyendo el bit de

signo). Es decir, cambiar cada 1 por 0, y cada 0 por 1.

2. Tratando el resultado como un entero binario sin signo, sumarle 1. Este proceso en
dos etapas se denomina transformación a complemento a dos, u obtención del
complemento a dos de un entero. Por ejemplo:

Como es de esperar, el opuesto del opuesto es el propio número:

© Universidad Estatal de Milagro – UNEMI

Podemos demostrar la validez de la operación que acabamos de describir utilizando la

definición de representación en complemento a dos dada en la Ecuación (9.2). De
nuevo interpretamos una secuencia de n dígitos binarios como
un entero A en complemento a dos, tal que su valor es:

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 6

 Adición, Sustracción, Multiplicación y División

Ahora se construye el complemento bit a bit, y y tratándolo como

un entero sin signo, se le suma 1. Finalmente, se interpreta la secuencia resultante de
n bits como un entero B en complemento a dos, de manera que su valor es:

Ahora queremos que A=-B, lo que significa que A+B =0. Esto se comprueba fácilmente:

El desarrollo anterior supone que podemos primero tratar el complemento de A bit a

bit como entero sin signo al objeto de sumarle 1, y entonces tratar el resultado como
un entero en complemento a dos.
Hay dos casos especiales a tener en cuenta. En primer lugar, consideremos que A=0. En
este caso, para una representación con ocho bits:
© Universidad Estatal de Milagro – UNEMI

Hay un acarreo de la posición de bit más significativa, que es ignorado. El resultado es

que la negación u opuesto del 0 es 0, como debe ser.
El segundo caso especial es más problemático. Si generamos el opuesto de la
combinación de bits consistente en un 1 seguido de n -1 ceros, se obtiene de nuevo el
mismo número. Por ejemplo, para palabras de ocho bits,

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 7

 Adición, Sustracción, Multiplicación y División

Esta anomalía debe evitarse. El número de combinaciones diferentes en una palabra

de ocho bits es 2n, un número par. Con ellas queremos representar enteros positivos,
negativos y el 0. Cuando se representa el mismo número de enteros positivos que de
negativos (en signo-magnitud) resultan dos representaciones distintas del 0. Si hay
solo una representación del 0 (en complemento a dos), entonces debe haber un
número desigual de números positivos que de negativos representados. En el caso del
complemento a dos, hay una representación de n bits para el
“
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 8

 Adición, Sustracción, Multiplicación y División

3.1 Subtema 1: Adición

(Stallings, 2006)

“La suma en complemento a dos se ilustra en la Figura 2. La suma se efectúa igual que
si los números fuesen enteros sin signo. Los cuatro primeros ejemplos muestran
operaciones correctas. Si el resultado de la operación es positivo, se obtiene un
número positivo en forma de complemento a dos, que tiene la misma forma como
entero sin signo. Si el resultado de la operación es negativo, conseguimos un número
negativo en forma de complemento a dos. Obsérvese que, en algunos casos, hay un bit
acarreo más allá del final de la palabra (sombreado en la figura). Este bit se ignora.
En cualquier suma, el resultado puede que sea mayor que el permitido por la longitud
de palabra que está utilizando. Esta condición se denomina desbordamiento
(overflow). Cuando ocurre un desbordamiento, la ALU debe indicarlo para que no se
intente utilizar el resultado obtenido.

Figura 2. Suma de números representados en complemento a dos

Fuente: (Stallings, 2006)
© Universidad Estatal de Milagro – UNEMI

Para detectar el desbordamiento se debe observar la siguiente regla:

Obsérvese que el desbordamiento puede ocurrir habiéndose producido o no acarreo. “

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 9

 Adición, Sustracción, Multiplicación y División

3.2 Subtema 2: Sustracción

(Stallings, 2006)

“La resta se trata también fácilmente con la siguiente regla:

Así pues, la resta se consigue usando la suma, como se muestra en la Figura 3. Los dos
últimos ejemplos demuestran que también es aplicable la regla de desbordamiento
anterior.
Una ilustración gráfica como la mostrada en la Figura 4, proporciona una visión más
palpable de la suma y la resta en complemento a dos. Los círculos (mitades superiores
de la figura) se obtienen a partir de los correspondientes segmentos lineales de
números (mitades inferiores), juntando los extremos. Observe que cuando los
números se trazan en el círculo, el complemento a dos de cualquier número es el
horizontalmente opuesto del mismo (indicado mediante líneas horizontales
discontinuas). Comenzando en cualquier número del círculo, al sumarle un positivo k
(o restarle un negativo k) nos desplazamos k posiciones en el sentido de las agujas del
reloj. Restarle un positivo k (o sumarle un negativo k) equivale a desplazarse k
posiciones en sentido contrario a las agujas del reloj. Si la operación realizada hace que
se sobrepase el punto en que se juntaron los extremos del segmento, el resultado es
incorrecto (desbordamiento).
© Universidad Estatal de Milagro – UNEMI

Figura 3. Substracción de números en la notación de complemento a dos (M – S)

Fuente: (Stallings, 2006)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 10

 Adición, Sustracción, Multiplicación y División

Figura 4. Descripción geométrica de los enteros en complemento a dos.

Fuente: (Stallings, 2006)

La Figura 5 sugiere los caminos de datos y elementos hardware necesarios para

realizar sumas y restas. El elemento central es un sumador binario, al que se presentan
los números a sumar y produce una suma y un indicador de desbordamiento. El
sumador binario trata los dos números como enteros sin signo (una implementación
lógica de un sumador se da en el Apéndice B de este libro).

Para sumar, los números se presentan al sumador desde dos registros, designados en
este caso registros A y B. El resultado es normalmente almacenado en uno de estos
registros en lugar de un tercero. La indicación de desbordamiento se almacena en un
indicador o biestable de desbordamiento (OF: Overflow Flag) de 1 bit (0=no
desbordamiento; 1=desbordamiento). Para la resta, el substraendo (registro B) se pasa
a través de un complementador, de manera que el valor que se presenta al sumador
© Universidad Estatal de Milagro – UNEMI

sea el complemento a dos de B.”

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 11

 Adición, Sustracción, Multiplicación y División

Figura 5. Diagrama de bloques del hardware para la suma y la resta.

Fuente: (Stallings, 2006)
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 12

 Adición, Sustracción, Multiplicación y División

3.3 Subtema 3: Multiplicación

“Comparada con la suma y la resta, la multiplicación es una operación compleja, ya se
realice en hardware o en software. En distintos computadores se han utilizado diversos
algoritmos. El propósito de esta subsección es dar al lector una idea del tipo de
aproximación normalmente utilizada. Comenzaremos con el caso más sencillo de
multiplicar dos enteros sin signo (no negativos), y después veremos una de las técnicas
más comunes para el producto de números representados en complemento a dos”.
(Stallings, 2006)

Enteros sin signo.

(Stallings, 2006)

“La Figura 6 ilustra la multiplicación de enteros binarios sin signo, que se realiza igual
que cuando utilizamos papel y lápiz. Se pueden hacer varias observaciones:

1. La multiplicación implica la generación de productos parciales, uno para cada

dígito del multiplicador. Estos productos parciales se suman después para
producir el producto final.
2. Los productos parciales se definen fácilmente. Cuando el bit del multiplicador
es 0, el producto parcial es 0. Cuando el multiplicador es 1, el producto parcial
es el multiplicando.

Figura 6. Multiplicación de enteros binarios sin signo.

© Universidad Estatal de Milagro – UNEMI

Fuente: (Stallings, 2006)

3. El producto total se obtiene sumando los productos parciales. Para esta

operación, cada producto parcial sucesivo se desplaza en una posición hacia la
izquierda con respecto al producto parcial precedente.
4. El producto de dos enteros binarios sin signo de n bits da como resultado un
producto de hasta 2n bits de longitud (por ejemplo, 11X11 =1001).

En comparación con la aproximación de «papel y lápiz», hay varias modificaciones que

se pueden hacer para efectuar la operación más eficientemente. En primer lugar,
podemos realizar una suma progresiva de los productos parciales en lugar de esperar

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 13

 Adición, Sustracción, Multiplicación y División

hasta el final. Esto evita la necesidad de almacenar todos los productos parciales,
necesitándose menos registros. En segundo lugar, podemos ahorrar algún tiempo en la
generación de los productos parciales. Para cada 1 del multiplicador se
requiere un desplazamiento y una suma; pero por cada 0, solo se necesita el
desplazamiento.
La Figura 7 muestra una posible implementación que hace uso de las ideas anteriores.
El multiplicador y el multiplicando están ubicados en dos registros (Q y M). Un tercer
registro, el registro A, es también necesario y es inicialmente puesto a 0. Hay también
un registro C de un bit, inicializado a 0, que retiene los posibles bits de acarreo
resultantes de las sumas.”
© Universidad Estatal de Milagro – UNEMI

Figura 7. Implementación hardware de la multiplicación de binarios sin signo.

Fuente: (Stallings, 2006)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 14

 Adición, Sustracción, Multiplicación y División

(Stallings, 2006)

“La multiplicación se efectúa de la siguiente manera. La lógica de control lee uno por
uno los bits del multiplicador. Si Q0 es 1, se suma el multiplicando al registro A y el
resultado es almacenado en A, utilizando el bit C para el acarreo. Entonces se
desplazan todos los bits de los registros C, A, y Q, una posición a la derecha, de manera
que el bit de C pasa a An-1, A0 pasa a Qn-1, y Q0 se pierde. Si Q0 era 0, no se realiza la
suma, solo el desplazamiento. Este proceso se repite para cada bit del multiplicador
original. El producto de 2n bits resultante queda en los registros A y Q. La Figura 8
muestra un diagrama de flujo de la operación, y en la Figura 7.b se da un ejemplo.
Obsérvese que, en el ciclo segundo, cuando el bit del multiplicador es 0, no hay
operación de suma.”

“Multiplicación en complemento a dos. Hemos visto que la suma y la resta pueden

realizarse con números en notación de complemento a dos, tratándolos como enteros
sin signo. Consideremos:
1001
+0011
--------------
1100
Si estos números se interpretan como enteros sin signo, estamos sumando 9 (1001)
más 3 (0011) para obtener 12 (1100). Como enteros en complemento a dos, estamos
sumando -7 (1001) a 3 (0011) para obtener -4 (1100).
Desafortunadamente, este sencillo esquema no es correcto para la multiplicación. Para
verlo, consideremos de nuevo la Figura 6. Multiplicamos 11 (1011) por 13 (1101) para
obtener 143 (10001111). Si interpretamos estos como números en complemento a
dos, tendríamos -5 (1011)” (Stallings, 2006)
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 15

 Adición, Sustracción, Multiplicación y División

Figura 8. Implementación hardware de la multiplicación de binarios sin signo.

Fuente: (Stallings, 2006)

“por -3 (1101) igual a -113 (10001111). Este ejemplo demuestra que la multiplicación
directa no es adecuada si tanto el multiplicando como el multiplicador son negativos.
De hecho, tampoco lo es si alguno de los dos es negativo. Para explicar este
comportamiento necesitamos volver sobre la Figura 6 y explicar lo que se está
haciendo en términos de operaciones con potencias de 2. Recuérdese que cualquier
número binario sin signo puede expresarse como suma de potencias de 2. Por tanto,
© Universidad Estatal de Milagro – UNEMI

Además, el producto de un número binario por 2n se obtiene desplazando dicho

número n bits hacia la izquierda. Teniendo esto en mente, la Figura 8 reestructura la
Figura 6 para hacer la generación de productos parciales mediante multiplicación
explícita. La única diferencia en la Figura 9 es que reconoce que los productos parciales
debieran verse como números de 2n bits generados a partir del multiplicando de n
bits.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 16

 Adición, Sustracción, Multiplicación y División

Así pues, el multiplicando de cuatro bits 1011, como entero sin signo, es almacenado
en una palabra de ocho bits como 00001011. Cada producto parcial (distinto del
correspondiente a 20) consiste en dicho número desplazado a la izquierda, con las
posiciones de la derecha rellenas con ceros (por ejemplo, un desplazamiento a la
izquierda en dos posiciones produce 00101100).
Ahora podemos demostrar cómo la multiplicación directa no es correcta si el
multiplicando es negativo. El problema es que cada contribución del multiplicando
negativo como producto parcial tiene que ser un número negativo en un campo de 2n
bits; los bits de signo de los productos parciales deben estar alineados. Esto se
demuestra en la Figura 9, que muestra el producto de 1001 por 0011. Si estos se tratan
como enteros sin signo se realiza el producto 9X3=27. Sin embargo, si 1001 se
interpreta en complemento a dos como -7, cada producto parcial debe ser un número
negativo en complemento a dos de 2n (es decir, ocho) bits, como muestra la Figura
10(b). Obsérvese que eso podría hacerse rellenando la parte izquierda de cada
producto parcial con unos.” (Stallings, 2006)

Figura 9. Multiplicación de dos enteros sin signo de cuatro bits para producir
un resultado de ocho bits.
Fuente: (Stallings, 2006)
© Universidad Estatal de Milagro – UNEMI

Figura 10. Comparación del producto de enteros sin signo y en complemento a dos.
Fuente: (Stallings, 2006)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 17

 Adición, Sustracción, Multiplicación y División

3.4 Subtema 4: División

(Stallings, 2006)

“La división es algo más compleja que la multiplicación, pero está basada en los
mismos principios generales. Como antes, la base para el algoritmo es la aproximación
de «papel y lápiz», y la operación conlleva repetidos desplazamientos y sumas o
restas”

Figura 11. División de enteros binarios sin signo.

Fuente: (Instituto Tecnológico de Celaya, 2020)

“La Figura 11 muestra un ejemplo de división larga de enteros binarios sin signo. Es
instructivo describir en detalle el proceso. Primero se examinan los bits del dividendo
de izquierda a derecha hasta que el conjunto de bits examinados represente un
número mayor o igual que el divisor; o, en otras palabras, hasta que el divisor sea
capaz de dividir al número. Hasta que eso ocurre, se van colocando ceros en el
cociente de izquierda a derecha. Cuando dicho evento sucede, se coloca un 1 en el
cociente, y se substrae el divisor del dividendo parcial. Al resultado se le denomina
resto parcial.
Desde este punto en adelante, la división sigue un patrón cíclico. En cada ciclo, se
añaden bits adicionales del dividendo al resto parcial hasta que el resultado sea mayor
o igual que el divisor. Como antes, de este número se resta el divisor para producir un
nuevo resto parcial. El proceso continúa hasta que se acaban los bits del dividendo.”
(Stallings, 2006)
© Universidad Estatal de Milagro – UNEMI

“La Figura 12 muestra un algoritmo máquina que corresponde al proceso de división

larga discutido. El divisor se ubica en el registro M, y el dividendo en el registro Q. En
cada paso, los registros A y Q son desplazados conjuntamente un bit a la izquierda. M
es restado de A para determinar si A divide el resto parcial 2. Si esto se cumple,
entonces Q0 se hace 1. Si no, Q0 se hace 0, y M debe sumarse de nuevo a A para
restablecer el valor anterior. La cuenta entonces se decrementa, y el proceso continúa
hasta n pasos. Al final, el cociente queda en el registro Q y el resto en el A.” (Stallings,
2006)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 18

 Adición, Sustracción, Multiplicación y División

“Este proceso puede, con cierta dificultad, aplicarse también a números negativos.
Aquí damos una posible aproximación para números en complemento a dos. En la
Figura 13 se muestran varios ejemplos de esta aproximación. El algoritmo puede
resumirse como sigue:

1. Cargar el divisor en el registro M y el dividendo en los registros A y Q. El dividendo

debe estar expresado como número en complemento a dos de 2n bits. Por ejemplo, el
número de 4 bits 0111 pasa a ser 00000111, y el 1001 pasa a 11111001.

2. Desplazar A y Q una posición de bit a la izquierda.

3. Si M y A tienen el mismo signo, ejecutar A ←A -M; si no, A ←A -M.

4. La operación anterior tiene éxito si el signo de A es el mismo antes y después de la

operación.

a) Si la operación tiene éxito o A = 0, entonces hacer Q0←1.

b) Si la operación no tiene éxito y A ≠ 0, entonces Q0 ← 0, y restablecer el valor

anterior de A.
© Universidad Estatal de Milagro – UNEMI

Figura 12. Diagrama de flujo para la división de binarios sin signo.

Fuente: (Instituto Tecnológico de Celaya, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 19

 Adición, Sustracción, Multiplicación y División

5. Repetir los pasos 2 a 4 tantas veces como número de bits tenga Q.

6. El resto está en A. Si los signos del divisor y el dividendo eran iguales, el cociente
está en Q; si no, el cociente correcto es el complemento a dos de Q.

El lector notará en la Figura 13 que (–7)/(3) y (7)/( –3) producen restos diferentes. Esto
es debido a que el resto se define como:” (Stallings, 2006)

en donde:

D=dividendo

Q=cociente

V=divisor

R=resto

Los resultados de la Figura 13 son consistentes con dicha fórmula.”

© Universidad Estatal de Milagro – UNEMI

Figura 13. Ejemplos de división en complemento a dos

Fuente: (Instituto Tecnológico de Celaya, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 20

 Adición, Sustracción, Multiplicación y División

4. Bibliografía

» Stallings, W. (2006). Organización y arquitectura de computadores. Madrid: PEARSON

EDUCACIÓN, S.A.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 21

ING. JAVIER BERMEO PAUCAR
PUNTO FIJO
Está una representación que contiene una cantidad fija de dígitos después del punto decimal.
Al no requerir de Unidad de Punto Flotante. El punto decimal siempre estará en la misma
posición.

En el bit último bit se representara el signo del número.

Negativo: 1
Positivo: 0

Los complementos se utilizan en las computadoras digitales para simplificar la operación de

sustracción o resta y para la manipulación lógica.

Existen dos tipos de complementos para cada sistema de base r:

❖ El complemento A1
❖ El complemento A2
PUNTO FIJO
❖ Complemento A1: El complemento A1 se obtiene de cambiar los 1 por 0 y los 0 por 1.

Binario: 01110010 = 114

C. A1: 10001101 = 141

❖ Complemento A2: El complemento A2 de un número binario es encontrado sumando 1 al

bit menos significativo del complemento a 1 del número.

141 = 10001101
+ 1
10001110
PUNTO FLOTANTE
Con esta notación exponencial seremos capaces de representar un amplio rango de valores
numéricos positivos y negativos centrados en el cero.
Un número cualquiera X expresado en notación exponencial se puede escribir como:

Y si lo queremos representar en un registro de n bits, utilizaremos p bits para la mantisa M y q

bits para el exponente E, además del un bit de signo s de la mantisa (del número en sí). Siendo
B la base del exponente y cumpliéndose que:
n=p+q+1
La base B está implícita y no es necesario representarla, pues es la misma siempre.
El nombre de coma flotante proviene de que al ajustar el exponente E se modifica la posición
del punto decimal en la mantisa M.
PUNTO FLOTANTE
El diseñador de la aritmética debe conseguir un compromiso entre los tamaños de la mantisa
y los tamaños del exponente, ya que, al tener un número fijo de bits totales, si se toma un bit
de un campo se pierde del otro y viceversa. Este compromiso se mueve entre la precisión y el
rango que deseemos del número en punto flotante, es decir incrementar el tamaño de la
mantisa enriquece el número de bits para representar la mantisa, mientras que incrementar
el tamaño del exponente incrementa el rango de números que pueden representarse.

Ejemplo:
Sean los siguientes números:

Para pasarlos a notación exponencial lo que hemos hecho es mover el punto decimal y utilizar
el exponente para registrar la posición original de dicho punto.
MANTISA
La mantisa M suele ser una representación en complemento A2 (con signo). La precisión de
las representaciones numéricas va a depender del número de bits que utilicemos para la
mantisa. Por ello es fundamental que la mantisa tenga el mayor número de bits significativos,
para lo cual se debe normalizar. La normalización de la mantisa en base 2 se consigue
desplazando hacia la izquierda la mantisa hasta que el bit a la derecha del punto de la raíz sea
uno (o el de la izquierda).
EXPONENTE
Es un número de p bits que utiliza una representación exceso 2^(p-1) por las razones que
vamos a exponer.

a) El 0 se podría representar como M=0 y cualquier valor de exponente. Pero puede ocurrir
que al realizar operaciones aritméticas, a causa de los errores de redondeo, apareciera algún
1 en posiciones menos significativas de la mantisa.
Esto sugiere que el exponente más adecuado para representar el 0 es aquel que tiene el mayor
valor negativo.
De esta forma, se logra que los errores de redondeo de la mantisa, den un número tan
próximo a cero como sea posible.
EL ESTANDAR
Casi todo el hardware y lenguajes de programación utilizan números de punto flotante en los
mismos formatos binarios, que están definidos en el estándar IEEE 754. Los formatos más
comunes son de 32 o 64 bits de longitud total.
Dado el número decimal -115.25 expresarlo en punto flotante simple precisión según
norma IEEE 754
❖ Paso 1: Pasar el número a binario punto fijo.

La parte entera es igual a: 115 = 1110011.

La parte decimal es igual a: 0,25 = 0,010..............0.

El número 115,25 en base 10, es igual al número binario 1110011,01 en punto fijo.
Es importante aclarar que si bien el signo del número es negativo, éste se identifica
poniendo en "1“ el campo de signo. Siempre se trabaja en la conversión de decimal a
binario con números positivos.

❖ Paso 2: Pasar el número binario de punto fijo a punto flotante.

El signo es negativo, por lo tanto el primer campo se pone a "1".
El módulo del número que es 1110011.01 se debe formatear como [Link] 2^n donde
xxxxx son los 23 bits de la parte decimal y n el exponente que luego hay que formatear.

De esto se tiene que para que quede el módulo del número expresado de esa forma se
deberá correr la coma hacia la izquierda 6 lugares, por lo tanto tendremos que el
módulo se puede poner temporariamente de la forma:

La parte decimal: 110011010............0 se debe poner en el campo fracción del

significando. Nos queda parcialmente:

El exponente +6 se debe formatear según la regla anteriormente citada.

Sumando 6 al bits (127), tendremos:

El número 10000101 es el que se debe poner en el campo "exponente".

Por lo tanto, el número completo en punto flotante normalizado simple precisión que
representa al -115.25 es:
Cuando sumamos o restamos dos números en coma flotante se deben comparar los exponentes y
hacerlos iguales, para lo cual hay que desplazar o alinear uno de ellos respecto al otro. Dados dos
números en representación en coma flotante como:

Las operaciones de suma y resta se definen de la siguiente forma, suponiendo que:

Sean x e y los siguientes números enteros

x= 2560 y= 516000

En notación exponencial “normalizada” tendríamos

x= 2.56 103 y= 5,16 105

Si quisiéramos realizar las operaciones de suma o de resta en la notación en coma fija

haríamos lo siguiente:
Y para realizar estas operaciones en representación en coma flotante deberíamos
aplicar las fórmulas vistas con anterioridad:
 ARQUITECTURA DEL
COMPUTADOR

Unidad # 3:
Aritmética para computadores y el
procesador
Tema # 2:
El Procesador

[Link]. JAVIER BERMEO PAUCAR

Preguntas:
Unidad 3
Tema 1

2
 SUBTEMAS

» Subtema 1: Función principal.

» Subtema 2: Medidas del rendimiento de un computador.

» Subtema 3: Procesadores RISC y CISC.

» Subtema 4: Control y Hazards.

 OBJETIVO
Conocer la función principal del procesador, el rendimiento, tipos,
y los riesgos o conflictos que disminuyen su rendimiento.
 FUNCION_PRINCIPAL
El procesador de una computadora o de cualquier dispositivo
informático, es una especie de cerebro, que le permite al
equipo realizar diferentes acciones.
La principal función del procesador, es simplemente, funcionar
como un dispositivo lógico programable, reduciéndose así, el
tamaño del equipo o computadora. Al ser programable, le
ofrece al usuario diversos servicios, como por ejemplo:
• Controlar flujo de información dentro del PC,
• Manejar y controlar la memoria RAM
• Realizar operaciones básicas sobre los datos del ordenador.
Cuando se quieren comparar diferentes procesadores es
necesario establecer el criterio de medida que permita
cuantificar los resultados de la comparación. En este sentido
existen dos conceptos que conviene aclarar previamente:
• La unidad de medida
• El patrón de medida
El primero se refiere a la métrica utilizada para cuantificar la
comparación. Y el segundo a la carga de trabajo respecto a la
que se realiza la comparación.
El tiempo es la unidad de medida por excelencia cuando se comparan varios procesadores, aunque no siempre
coincidan los puntos de vista de los diferentes observadores. Así, el usuario de un procesador puede decir que
el procesador A es mejor que el procesador B cuando A ejecuta su programa en menor tiempo que B. En
cambio el responsable de un centro de cálculo entenderá que A es mejor que B si es capaz de ejecutar mayor
número de trabajos por unidad de tiempo. El primero estará interesado en el tiempo de respuesta (response
time) del procesador mientras que el segundo lo estará en la productividad (throughput). Pero en ambos casos
la clave es el tiempo: el procesador que realiza la misma cantidad de trabajo en el menor tiempo posible será
el más rápido, la diferencia estriba en si medimos una tarea (tiempo de respuesta) o muchas (productividad).
El patrón de medida más significativo es el conjunto de programas reales que se ejecutan en los
procesadores. Sin embargo aquí surge de nuevo y con más intensidad la diversidad de puntos de
vista. En efecto, el usuario de un editor de texto querrá medir el rendimiento de un procesador
respecto a la eficiencia para ejecutar su programa, que posiblemente no coincida con el punto de
vista del usuario de un programa de diseño gráfico. Fijar de la forma más objetiva posible los
patrones o programas respecto a los cuales se mida el rendimiento de un procesador será pues una
tarea polémica y siempre cuestionada por la comunidad de interesados en los resultados de la
medida.
El tiempo que tarda un programa en ser ejecutado por un computador puede ser difícil de medir,
debido a los Sistemas Operativos Multitarea y a los dispositivos de E/S, que tienen tiempos de
respuesta que son independientes de la frecuencia de reloj del ordenador. Por ello es necesario
diferenciar entre el tiempo que tarda una CPU en ejecutar el código de un programa, el tiempo que
utiliza el S.O. para realizar sus tareas, y el tiempo necesario para acceder a los dispositivos de E/S.
El tiempo de ejecución de un programa se lo divide en las siguientes componentes:
 Tiempo de respuesta
 Tiempo de CPU A su vez,
El tiempo de CPU se lo divide en:
 Tiempo de CPU utilizado por el usuario.
 Tiempo de CPU utilizado por el S.O.
Características Comparativas
Cuando hablamos de microprocesadores CISC,
computadoras con un conjunto de instrucciones
complejo, (del inglés complex instruction set computer),
y procesadores RISC, computadoras con un conjunto de
instrucciones reducido, (del inglés reduced instruction
set computer), se piensa que los atributos complejo y
reducido describen las diferencias entre los dos
modelos de arquitectura para microprocesadores.
Esto es cierto solo de forma superficial, pues se
requiere de muchas otras características esenciales
para definir los RISC y los CISC.
En la arquitectura computacional, RISC (del inglés reduced instruction set computer) es un tipo de
microprocesador con las siguientes características fundamentales:
• Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.
• Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.
El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el
paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.
• La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.
• Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de
CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su
resultado, reduciendo la ejecución de nuevas operaciones.
• Cada instrucción puede ser ejecutada en un solo ciclo del CPU
En la arquitectura computacional, CISC (complex instruction set computer) es un modelo de
arquitectura de computadora.
Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy
amplio y permitir operaciones complejas entre operandos situados en la memoria o en los
registros internos, en contraposición a la arquitectura RISC.
• Reduce la dificultad de crear compiladores.
• Permite reducir el costo total del sistema.
• Reduce los costos de creación de software.
• Mejora la compactación de código.
• Facilita la depuración de errores.
 PREGUNTAS

Función principal.

Medidas del rendimiento de un computador.

Procesadores RISC y CISC.

Control y Hazards.

17
 Bibliografía
» Academia Cartagena99 - Escuela de informática en Madrid. (29 de Enero de 2020). [Link]. Recuperado el 21 de Enero de 2020, de
[Link]: [Link]

» Instituto Tecnológico de Celaya. (24 de Enero de 2020). [Link] Recuperado el 17 de Enero de 2020, de [Link]
[Link]

» Patterson, D. A., & Hennessy, J. L. (2011). Estructura y Diseño de Computadores. Barcelona – España: Editorial Reverté.

» Stallings, W. (2006). Organización y arquitectura de computadores. Madrid: PEARSON EDUCACIÓN, S.A.

» Universidad de Valladolid - Departamento de Informática. (23 de Enero de 2020). [Link]. Recuperado el 21 de Enero de 2020, de
[Link]: [Link]

» Universidad Nacional de Educación a Distancia (UNED). (19 de Enero de 2020). [Link]. Recuperado el 20 de Enero de 2020, de
[Link]: [Link]

» Universitat Oberta de Catalunya. (24 de Enero de 2020). [Link]. Recuperado el 17 de Enero de 2020, de [Link]:
[Link]
 ÍNDICE

1. Unidad 3: Aritmética para computadores y el procesador .......................................................... 3

Tema 2: El Procesador .............................................................................................................................. 3

Objetivo: ................................................................................................................................................... 3

2. Introducción ............................................................................................................................ 4

3. Información de los subtemas .................................................................................................... 5

3.1 Subtema 1: Función Principal ...................................................................................................... 5

3.2 Subtema 2: Medidas del rendimiento de un computador......................................................... 15

3.3 Subtema 3: Procesadores RISC y CISC ....................................................................................... 24

3.4 Subtema 4: Control y Hazards ................................................................................................... 32

4. Bibliografía ............................................................................................................................ 41

2
 El Procesador

1. Unidad 3: Aritmética para

computadorés y él procésador
Tema 2: El Procesador
Objetivo:

Conocer la función principal del procesador, el rendimiento, tipos, y los riesgos

o conflictos que disminuyen su rendimiento.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 3

 El Procesador

2. Introduccion
El presente documento contiene información detallada de uno de los componentes
más importantes en el rendimiento de un computador, el procesador.

El subtema 1, detalla información sobre la definición, función y componentes del

procesador.

El subtema 2, detalla las técnicas y fórmulas empleadas para medir el rendimiento del
computador

El subtema 3, detalla los tipos de arquitecturas de procesador RISC y CISC.

El subtema 4, detalla los riesgos o conflictos que disminuyen el rendimiento del

procesador y las técnicas para solventarlos.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 4

 El Procesador

3. Informacion dé los subtémas

3.1 Subtema 1: Función Principal
(Stallings, 2006):

“Para comprender la organización del procesador, consideremos los requisitos que ha

de cumplir:

• Captar instrucción: el procesador lee una instrucción de la memoria (registro, caché o

memoria principal).
• Interpretar instrucción: la instrucción se decodifica para determinar qué acción es
necesaria.
• Captar datos: la ejecución de una instrucción puede exigir leer datos de la memoria o
de un módulo de E/S.
• Procesar datos: la ejecución de una instrucción puede exigir llevar a cabo alguna
operación aritmética o lógica con los datos.
• Escribir datos: los resultados de una ejecución pueden exigir escribir datos en la
memoria o en un módulo de E/S.

Para hacer estas cosas, es obvio que el procesador necesita almacenar algunos datos
temporalmente. Debe recordar la posición de la última instrucción de forma que
pueda saber de dónde tomar la siguiente. Necesita almacenar instrucciones y datos
temporalmente mientras una instrucción está ejecutándose. En otras palabras, el
procesador necesita una pequeña memoria interna.

La figura 1, presenta una visión simplificada del procesador y la figura 2 una más
detallada”.
© Universidad Estatal de Milagro – UNEMI

Figura 1. El procesador y el bus del sistema.

Fuente: (Stallings, 2006)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 5

 El Procesador

Figura 2. Estructura interna del procesador.

Fuente: (Stallings, 2006)

(Universitat Oberta de Catalunya, 2020):

“La función principal de un procesador es ejecutar instrucciones y la organización que

tiene viene condicionada por las tareas que debe realizar y por cómo debe hacerlo.

Los procesadores están diseñados y operan según una señal de sincronización. Esta
señal, conocida como señal de reloj, es una señal en forma de onda cuadrada periódica
con una determinada frecuencia. Todas las operaciones hechas por el procesador las
gobierna esta señal de reloj: un ciclo de reloj determina la unidad básica de tiempo, es
decir, la duración mínima de una operación del procesador.

Para ejecutar una instrucción, son necesarios uno o más ciclos de reloj, dependiendo
del tipo de instrucción y de los operandos que tenga.
© Universidad Estatal de Milagro – UNEMI

Las prestaciones del procesador no las determina solo la frecuencia de reloj, sino otras
características del procesador, especialmente del diseño del juego de instrucciones y la
capacidad que tiene para ejecutar simultáneamente múltiples instrucciones.

Para ejecutar las instrucciones, todo procesador dispone de tres componentes

principales:
1) Un conjunto de registros: espacio de almacenamiento temporal de datos e
instrucciones dentro del procesador.
2) Unidad aritmética y lógica o ALU (1) : circuito que hace un conjunto de operaciones
aritméticas y lógicas con los datos almacenados dentro del procesador.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 6

 El Procesador

3) Unidad de control: circuito que controla el funcionamiento de todos los

componentes del procesador. Controla el movimiento de datos e instrucciones dentro
y fuera del procesador y también las operaciones de la ALU.
La organización básica de los elementos que componen un procesador y el flujo de
información entre los diferentes elementos se ve en el esquema siguiente:”

Figura 3. Elementos de un procesador y flujo de información

Fuente: (Universitat Oberta de Catalunya, 2020)
(Universitat Oberta de Catalunya, 2020):

Registros
“Los registros son, básicamente, elementos de memoria de acceso rápido que se
encuentran dentro del procesador. Constituyen un espacio de trabajo para el
procesador y se utilizan como un espacio de almacenamiento temporal. Se
implementan utilizando elementos de memoria RAM estática (static RAM). Son
imprescindibles para ejecutar las instrucciones, entre otros motivos, porque la ALU
solo trabaja con los registros internos del procesador.
El conjunto de registros y la organización que tienen cambia de un procesador a otro;
los procesadores difieren en el número de registros, en el tipo de registros y en el
tamaño de cada registro.
© Universidad Estatal de Milagro – UNEMI

Una parte de los registros pueden ser visibles para el programador de aplicaciones,
otra parte solo para instrucciones privilegiadas y otra solo se utiliza en el
funcionamiento interno del procesador.

Una posible clasificación de los registros del procesador es la siguiente:

1. Registros de propósito general.

2. Registros de instrucción.
3. Registros de acceso a memoria.
4. Registros de estado y de control.”

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 7

 El Procesador

Unidad aritmética y lógica

“La unidad aritmética y lógica o ALU (2) es un circuito combinacional capaz de realizar
operaciones aritméticas y lógicas con números enteros y también con números reales.
Las operaciones que puede efectuar vienen definidas por el conjunto de instrucciones
aritméticas y lógicas de las que dispone el juego de instrucciones del computador”
(Universitat Oberta de Catalunya, 2020)

(Universitat Oberta de Catalunya, 2020)

“Veamos primero cómo se representan los valores de los números enteros y reales con
los que puede trabajar la ALU y, a continuación, cuáles son las operaciones que puede
hacer.

1) Números enteros. Los números enteros se pueden representar utilizando diferentes

notaciones, entre las cuales hay signo magnitud, complemento a 1 y complemento a 2.
La notación más habitual de los computadores actuales es el complemento a 2 (Ca2).”

Representación de la información

“En este módulo no analizaremos en detalle la representación de números ni la

manera de operar con ellos. Este tema lo hemos tratado con detenimiento en el
módulo "Representación de la información" de la asignatura Fundamentos de
computadores.

Todas las notaciones representan los números enteros en binario. Según la capacidad
de representación de cada computador, se utilizan más o menos bits. El número de
bits más habitual en los computadores actuales es de 32 y 64.

2) Números reales. Los números reales se pueden representar básicamente de dos

maneras diferentes: en punto fijo y en punto flotante. El computador es capaz de
trabajar con números reales representados en cualquiera de las dos maneras.

En la notación en punto fijo la posición de la coma binaria es fija y se utiliza un número

concreto de bits tanto para la parte entera como para la parte decimal.
© Universidad Estatal de Milagro – UNEMI

En la notación en punto flotante se representan utilizando tres campos, esto es: signo,
mantisa y exponente, donde el valor del número es ± mantisa · 2exponente.

El IEEE ha definido una norma para representar números reales en punto flotante:
IEEE-754. La norma define diferentes formatos de representación de números binarios
en punto flotante. Los más habituales son los siguientes:

• Precisión simple: números binarios en punto flotante de 32 bits, utilizan un bit de

signo, 8 bits para el exponente y 23 para la mantisa.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 8

 El Procesador

• Doble precisión: números binarios en punto flotante de 64 bits, utilizan un bit de

signo, 11 bits para el exponente y 52 para la mantisa.

• Cuádruple precisión: números binarios en punto flotante de 128 bits, utilizan un bit
de signo, 15 bits para el exponente y 112 para la mantisa” (Universitat Oberta de
Catalunya, 2020)

“La norma define también la representación del cero y de valores especiales, como
infinito y NaN (not a number). Las operaciones aritméticas habituales que puede hacer
una ALU incluyen suma, resta, multiplicación y división. Además, se pueden incluir
operaciones específicas de incremento positivo (+1) o negativo (–1).
Dentro de las operaciones lógicas se incluyen operaciones AND, OR, NOT, XOR,
operaciones de desplazamiento de bits a la izquierda y a la derecha y operaciones de
rotación de bits.” (Universitat Oberta de Catalunya, 2020)

Figura 4. Operandos y operaciones de la ALU

Fuente: (Universitat Oberta de Catalunya, 2020)

“En los primeros computadores se implementaba la ALU como una única unidad
funcional capaz de hacer las operaciones descritas anteriormente sobre números
enteros. Esta unidad tenía acceso a los registros donde se almacenaban los operandos
y los resultados de cada operación.
© Universidad Estatal de Milagro – UNEMI

Para hacer operaciones en punto flotante, se utilizaba una unidad específica

denominada unidad de punto flotante (3) o coprocesador matemático, que disponía de
sus propios registros y estaba separada del procesador.

La evolución de los procesadores que pueden ejecutar las instrucciones

encabalgadamente ha llevado a que el diseño de la ALU sea más complejo, de manera
que ha hecho necesario replicar las unidades de trabajo con enteros para permitir
ejecutar varias operaciones aritméticas en paralelo y, por otra parte, las unidades de

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 9

 El Procesador

punto flotante continúan implementando en unidades separadas, pero ahora dentro

del procesador.” (Universitat Oberta de Catalunya, 2020)

Unidad de control
“La unidad de control se puede considerar el cerebro del computador. Como el
cerebro, está conectada al resto de los componentes del computador mediante las
señales de control (el sistema nervioso del computador). Con este símil no se pretende
humanizar los computadores, sino ilustrar que la unidad de control es imprescindible
para coordinar los diferentes elementos que tiene el computador y hacer un buen uso
de ellos.” (Universitat Oberta de Catalunya, 2020)

“Es muy importante que un computador tenga unidades funcionales muy eficientes y
rápidas, pero si no se coordinan y no se controlan correctamente, es imposible
aprovechar todas las potencialidades que se habían previsto en el diseño.

Consiguientemente, muchas veces, al implementar una unidad de control, se hacen

evidentes las relaciones que hay entre las diferentes unidades del computador y nos
damos cuenta de que hay que rediseñarlas, no para mejorar el funcionamiento
concreto de cada unidad, sino para mejorar el funcionamiento global del computador.

La función básica de la unidad de control es la ejecución de las instrucciones, pero su

complejidad del diseño no se debe a la complejidad de estas tareas (que en general
son muy sencillas), sino a la sincronización que se debe hacer de ellas.

Aparte de ver las maneras más habituales de implementar una unidad de control,
analizaremos el comportamiento dinámico, que es clave en la eficiencia y la rapidez de
un computador.” (Universitat Oberta de Catalunya, 2020)

Microoperaciones
“Como ya sabemos, ejecutar un programa consiste en ejecutar una secuencia de
instrucciones, y cada instrucción se lleva a cabo mediante un ciclo de ejecución que
consta de las fases principales siguientes:

1) Lectura de la instrucción.
© Universidad Estatal de Milagro – UNEMI

2) Lectura de los operandos fuente.

3) Ejecución de la instrucción y almacenamiento del operando de destino.

4) Comprobación de interrupciones.

Cada una de las operaciones que hacemos durante la ejecución de una instrucción la
denominamos microoperación, y éstas microoperaciones son la base para diseñar la
unidad de control.” (Universitat Oberta de Catalunya, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 10

 El Procesador

Tipos de microoperaciones
“La función básica de las microoperaciones es la transferencia de información de un
lugar del computador a otro, generalmente de un registro a otro, tanto si son internos
al procesador como externos. Este proceso de transferencia puede implicar solo mover
la información, pero también transformarla. Identificamos tres tipos básicos de
microoperaciones:

1) Transferencia interna: operaciones de transferencia entre registros internos del

procesador.

2) Transferencia interna con transformación: operaciones aritméticas o lógicas

utilizando registros internos del procesador.

3) Transferencia externa: operaciones de transferencia entre registros internos del

procesador y registros externos al procesador o módulos externos al procesador (como
el bus del sistema o la memoria principal).” (Universitat Oberta de Catalunya, 2020)

Ejemplos de transferencia

Una transferencia interna puede consistir en cargar el contenido del registro PC en el

registro MAR para obtener la siguiente instrucción que hemos de ejecutar; una
transferencia interna con transformación de información puede consistir en
incrementar un registro, llevando el contenido del registro a la ALU y recoger el
resultado para guardarlo en otro registro, y una transferencia externa puede consistir
en llevar el contenido de un registro de estado de un dispositivo de E/S a un registro
del procesador.

La nomenclatura que utilizaremos para denotar las microoperaciones es la siguiente:

Registro de destino ← Registro de origen

Registro de destino ← Registro de origen <operación> Registro de origen / Valor”

Ciclo de ejecución
“Las microoperaciones sirven de guía para diseñar la unidad de control, pero antes de
© Universidad Estatal de Milagro – UNEMI

entrar en el detalle de la implementación, analizaremos la secuencia de

microoperaciones que habitualmente se producen en cada fase del ciclo de ejecución
de las instrucciones.

Esta secuencia puede variar de una arquitectura a otra e, incluso, puede haber
microoperaciones que estén en fases diferentes. Eso depende en buena parte de las
características de la arquitectura: el número de buses, a qué buses tienen acceso los
diferentes registros, si hay unidades funcionales específicas como registros que se
puedan autoincrementar sin hacer uso de la ALU, la manera de acceder a los
elementos externos al procesador, etc.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 11

 El Procesador

A continuación, veremos las microoperaciones que se llevan a cabo en cada una de las
fases del ciclo de ejecución para una arquitectura genérica desde el punto de vista
funcional: cuáles se deben realizar y en qué orden. En el próximo apartado
analizaremos con más detalle la dependencia temporal entre las microoperaciones en
razón de los recursos que ha utilizado cada una.” (Universitat Oberta de Catalunya,
2020)

Lectura de la instrucción
“La fase de lectura de la instrucción consta básicamente de cuatro pasos:

1) MAR ← PC: se pone el contenido del registro PC en el registro MAR.

2) MBR ← Memoria: se lee la instrucción.

3) PC ← PC + Δ: se incrementa el PC tantas posiciones de memoria como se han leído

(Δ posiciones).

4) IR ← MBR: se carga la instrucción en el registro IR.

Hay que tener presente que, si la instrucción tiene un tamaño superior a una palabra
de memoria, este proceso se debe repetir tantas veces como sea necesario.

Las diferencias principales que encontramos entre diferentes máquinas en esta fase
son cómo y cuándo se incrementa el PC, ya que en algunas máquinas se utiliza la ALU y
en otras se puede utilizar un circuito incrementador específico para el PC.

La información almacenada en el registro IR se descodifica para identificar las

diferentes partes de la instrucción y determinar las operaciones necesarias que hay
que efectuar en las fases siguientes.” (Universitat Oberta de Catalunya, 2020)

Lectura de los operandos fuente

“El número de pasos que hay que hacer en esta fase depende del número de
operandos fuente y de los modos de direccionamiento utilizados en cada operando. Si
hay más de un operando, hay que repetir el proceso para cada uno de los operandos.
© Universidad Estatal de Milagro – UNEMI

El modo de direccionamiento indica el lugar en el que está el dato:

• Si el dato está en la instrucción misma, no hay que hacer nada porque ya lo

tenemos en la misma instrucción.
• Si el dato está en un registro, no hay que hacer nada porque ya lo tenemos
disponible en un registro dentro del procesador.
• Si el dato está en la memoria, hay que llevarlo al registro MBR.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 12

 El Procesador

Ejemplo
Veamos ahora algún ejemplo de ello:

• Inmediato: el dato está en la misma instrucción y, por lo tanto, no hay que hacer
nada: IR (operando).

• Directo a registro: el dato está en un registro y, por lo tanto, no hay que hacer nada.

• Relativo a registro índice:

o MAR ← IR (Dirección operando) + Contenido IR (registro índice)

o MBR ← Memoria: leemos el dato.

La mayor parte de los juegos de instrucciones no permiten especificar dos operandos

fuente con acceso a la memoria, ya que el dato obtenido se deja en el MBR y, por lo
tanto, si se especificarán dos operandos de memoria, se debería guardar el primero
temporalmente en otro registro, lo que causaría un retraso considerable en la
ejecución de la instrucción.

En arquitecturas con un único bus interno (o de más de un bus, pero con determinadas
configuraciones de acceso a los buses) también hay que añadir microoperaciones para
guardar temporalmente información en registros cuando se trabaja con más de un
dato al mismo tiempo, como por ejemplo cuando se hace una suma.” (Universitat
Oberta de Catalunya, 2020)

Ejecución de la instrucción y almacenamiento del operando de

destino
“El número de pasos que hay que realizar en esta fase depende del código de
operación de la instrucción y del modo de direccionamiento utilizado para especificar
el operando de destino. Se necesita, por lo tanto, una descodificación para obtener
esta información.
Para ejecutar algunas instrucciones es necesaria la ALU. Para operar con esta, hay que
© Universidad Estatal de Milagro – UNEMI

tener disponibles al mismo tiempo todos los operandos que utiliza, pero la ALU no
dispone de elementos para almacenarlos; por lo tanto, se deben almacenar en
registros del procesador. Si no hay un bus diferente desde el que se pueda captar cada
uno de los operandos fuente y donde se pueda dejar el operando de destino, se
necesitan registros temporales (transparentes al programador) conectados
directamente a la ALU (entrada y salida de la ALU) y disponibles al mismo tiempo, lo
que implica el uso de microoperaciones adicionales para llevar los operandos a estos
registros temporales.” (Universitat Oberta de Catalunya, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 13

 El Procesador

“Si los operandos fuente se encuentran en registros disponibles para la ALU, la

microoperación para hacer la fase de ejecución es de la manera siguiente:
Registro de destino ← Registro de origen <operación> Registro de origen o Valor
Si el operando de destino no es un registro, hay que resolver antes el modo de
direccionamiento para almacenar el dato, de manera muy parecida a la lectura del
operando fuente.
Veamos cómo se resolverían algunos de estos modos de direccionamiento.

Directo a memoria:

• MBR ← <Resultado ejecución>

• MAR ← IR(Dirección operando)

• Memoria ← MBR

Relativo a registro base:

• MBR ← <Resultado ejecución>

• MAR ← Contenido IR(RB) + IR(Desplazamiento operando)

• Memoria ← MBR

Hay que tener presente que en muchas arquitecturas el operando de destino es el

mismo que uno de los operandos fuente y, por lo tanto, los cálculos consecuencia del
modo de direccionamiento ya están resueltos, es decir, ya se sabe dónde se guarda el
dato y no hay que repetirlo.” (Universitat Oberta de Catalunya, 2020)

Comprobación de interrupciones
“En esta fase, si no se ha producido ninguna petición de interrupción, no hay que
ejecutar ninguna microoperación y se continúa con la ejecución de la instrucción
siguiente; en el caso contrario, hay que hacer un cambio de contexto. Para hacer un
cambio de contexto hay que guardar el estado del procesador (generalmente en la pila
del sistema) y poner en el PC la dirección de la rutina que da servicio a esta
interrupción. Este proceso puede variar mucho de una máquina a otra. Aquí solo
© Universidad Estatal de Milagro – UNEMI

presentamos la secuencia de microoperaciones para actualizar el PC.

• MBR ← PC: se pone el contenido del PC en el registro MBR.

• MAR ← Dirección de salvaguarda: se indica dónde se guarda el PC.

• Memoria ← MBR: se guarda el PC en la memoria.

• PC ← Dirección de la rutina: se posiciona el PC al inicio de la rutina de servicio de la

interrupción.” (Universitat Oberta de Catalunya, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 14

 El Procesador

3.2 Subtema 2: Medidas del rendimiento de un

computador
Medidas de rendimiento versus niveles de descripción
“Dependiendo del nivel de abstracción o de descripción en el que queramos mejorar la
máquina, deberemos fijarnos en una u otra medida de rendimiento.

A continuación, se muestran algunas medidas de rendimiento, clasificadas según el

nivel de abstracción y la característica que queramos mejorar:” (Academia
Cartagena99 - Escuela de informática en Madrid, 2020)

Figura 5. Medidas de rendimiento.

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)
© Universidad Estatal de Milagro – UNEMI

Figura 6. Software de aplicación.

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 15

 El Procesador

Figura 7. Software de sistema.

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)

Figura 8. Interfaz software/hardware.

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)
© Universidad Estatal de Milagro – UNEMI

Figura 9. Hardware.
Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)

Tiempo de ejecución
“Definimos el tiempo de ejecución como el tiempo de respuesta del sistema desde que
se ejecuta un programa hasta que se obtiene una respuesta.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 16

 El Procesador

El tiempo de ejecución es, por tanto, la medida de la verdad. De su resultado

dependerá que todos los recursos utilizados para la compra y construcción de
componentes para diseñar la arquitectura, diseñar algoritmos óptimos o buscar
mejoras en las prestaciones, hayan merecido o no la pena. Hay que distinguir entre el
tiempo de ejecución de usuario (Tej), y el tiempo de ejecución del procesador (TCPU):”
(Academia Cartagena99 - Escuela de informática en Madrid, 2020)

Figura 10. Tiempos de ejecución.

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)

Rendimiento
“Como ya anunciara Einstein en su Teoría de la Relatividad: “dos observadores que se
mueven relativamente uno al lado del otro con distinta velocidad, a menudo
obtendrán diferentes medidas del tiempo”.
Cuando tratamos de evaluar las prestaciones de una arquitectura de computadores
ocurre algo similar. Cuando decimos que el rendimiento de un computador es óptimo,
¿respecto a qué medida? ¿Comparado con qué?” (Academia Cartagena99 - Escuela de
© Universidad Estatal de Milagro – UNEMI

informática en Madrid, 2020)

“El rendimiento de un computador es relativo, dependiendo del fin para que sea
utilizado y de cómo de bueno sea comparado con máquinas similares que fueron
construidas para el mismo fin o similar. Para medir el rendimiento de un computador,
ya tenemos claro que la única medida fiable es el tiempo de ejecución, pero no hemos
delimitado cuál es el programa que ejecutamos, ni cuál es la medida de tiempo que se
espera. Para demostrar que una computadora es óptima, debemos ejecutar un
programa real (o un programa de prueba de complejidad similar), y comparar los
tiempos de ejecución con una computadora similar. Cuanto menor sea el tiempo de

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 17

 El Procesador

ejecución, mejor es nuestro sistema. Para comparar el rendimiento de los

computadores, hasta el año 2000, se usaba como medida estándar el número de veces
más rápido que el VAX-11/780. El VAX-11/780 fue la primera máquina de la familia
VAX. Ejecutaba aproximadamente 1 millón de instrucciones por segundo (1 MIPS) con
programas reales. El procedimiento consiste en ejecutar un conjunto de programas de
prueba llamados benchmarks que implementan algoritmos ya definidos, y comparar
sus resultados con las tablas de tiempos ya calculadas para el VAX. En la actualidad, en
el benchmark estándar del mercado SPEC CPU2006, así como en su versión anterior
CPU2000, se usa como máquina de referencia un servidor diseñado en 1997, llamado
Sun Ultra Enterprise 2, con un procesador UltraSPARC II a 296 MHz. Reducir el tiempo
de ejecución, mejora el rendimiento de un sistema.” (Academia Cartagena99 - Escuela
de informática en Madrid, 2020)

Definiciones y fórmulas
“En el elemento interactivo siguiente, podrás explorar las definiciones de las medidas
de rendimiento más importantes y las fórmulas asociadas a cada medida, para saber
cómo calcularlas. Al final de este tema debemos ser expertos conocedores de estas
medidas y ser capaces de calcularlas.” (Academia Cartagena99 - Escuela de informática
en Madrid, 2020)

Figura 11. Definiciones y fórmulas.

© Universidad Estatal de Milagro – UNEMI

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 18

 El Procesador

Figura 12. Tiempo de ejecución.

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)
© Universidad Estatal de Milagro – UNEMI

Figura 13. Ciclos por instrucción

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 19

 El Procesador

Figura 14. Instrucciones por segundo

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)

Figura 15. Performance

Fuente: (Academia Cartagena99 - Escuela de informática en Madrid, 2020)
© Universidad Estatal de Milagro – UNEMI

Tiempo de ejecución, MIPS y CPI

“Ya sabemos que el tiempo de ejecución es la única medida fiable, pero hay otras
medidas íntimamente relacionadas como son los MIPS (del inglés Millions of
Instructions Per Second) y los PI (Ciclos Por Instrucción).

¿Podemos fiarnos de los MIPS para comparar el rendimiento de dos sistemas?

Aparentemente los MIPS son una buena medida, pues cuántas más instrucciones
ejecutemos, mejor.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 20

 El Procesador

Pero fijémonos en una cuestión: puede que, al implementar un mismo algoritmo en

dos arquitecturas distintas, el programa resultante tenga muchas más instrucciones en
el lenguaje máquina que usa una computadora que la otra.” (Academia Cartagena99 -
Escuela de informática en Madrid, 2020)

“¿Cómo es posible? El número de instrucciones dependerá del juego de instrucciones.

Las arquitecturas RISC (Reduced Instruction Set Computer) tienen un juego reducido
de instrucciones mucho más genéricas que las arquitecturas CISC (Complex Instruction
Set Computing). Por tanto, en las arquitecturas RISC necesitaremos más instrucciones
(aunque duran menos tiempo) para llevar a cabo el mismo programa.

Esto implica que, aunque ejecutemos muchas más instrucciones por segundo en una
arquitectura RISC, puede que no ejecutemos el programa en menos tiempo. Es decir,
dependemos del CPI.

Las instrucciones en las arquitecturas CISC tienen un CPI mucho mayor que las
arquitecturas RISC, pues las instrucciones RISC son mucho más sencillas y genéricas.
Ahora bien, para hacer la misma operación, por ejemplo, multiplicar o calcular la raíz
cuadrada, necesitamos varias instrucciones en RISC, y una sola en CISC. Debemos, por
tanto, ejecutar el programa en las dos máquinas y comparar los tiempos de ejecución.”
(Academia Cartagena99 - Escuela de informática en Madrid, 2020)

Ley de Amdahl
“La Ley de Amdahl permite representar matemáticamente cómo influye una mejora
sobre un componente o varios (que se utilizan durante un porcentaje del tiempo de
ejecución) en la mejora global del rendimiento de una computadora. Si mejoramos x
veces un componente de un computador, el componente será x veces más rápido, es
decir, hará el mismo trabajo en x veces menos de tiempo. Si ese componente se utiliza
durante una fracción de tiempo F del tiempo total de la ejecución, ¿cuál será el tiempo
de ejecución del sistema después de la mejora?
© Universidad Estatal de Milagro – UNEMI

Donde (1-F) representa la fracción de tiempo en la cual no hay mejora (en tanto por
uno). Si operamos con la fórmula anterior:

• Tiempo de ejecución con mejora = tiempo de ejecución sin mejora * (F / x + (1-F) ).

• 1 / (F / x + (1-F) ) = tiempo de ejecución sin mejora / tiempo de ejecución con mejora
= speed-up.
• Speed-up = 1 / (F / x + (1-F) ).

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 21

 El Procesador

Donde:

• S → Es la aceleración o speed-up del sistema.

• x → Es la mejora parcial aplicada durante una fracción de tiempo F.
• F → Es la fracción de tiempo durante la que se aplica la mejora x.

Ejemplo

Un arquitecto de computadores se plantea aplicar una mejora en las operaciones en

coma flotante que hará que este tipo de instrucciones se realicen en un tiempo de
ejecución 10 veces menor. Se estima que el 40% de las instrucciones operan con
números reales. ¿Cuál es el speed-up o aceleración del sistema al aplicar esta mejora?”
(Academia Cartagena99 - Escuela de informática en Madrid, 2020)

Mejoras y limitaciones de la ley de Amdahl

“La ley de Amdahl también permite calcular el speed-up o aceleración de una
computadora, cuando aplicamos varias mejoras a la vez en distintos componentes.
© Universidad Estatal de Milagro – UNEMI

Imaginemos que aplicamos varias mejoras a la vez: cada uno de los componentes
mejorados se utiliza durante una fracción de tiempo fi, y cada mejora la
representaremos por un factor de mejora Ri. La fórmula de speed-up o mejora global
del sistema se calcula como:

Donde:

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 22

 El Procesador

• Ri: cantidad de mejora de la tarea i.

• fi: fracción de tiempo que se aplica la mejora i.” (Academia Cartagena99 - Escuela de
informática en Madrid, 2020)

Limitación de la ley de Amdahl

“La ley de Amdahl nos permite representar cuánto es la mejora global de un sistema al
aplicar una mejora sobre un componente. Pero esta ley tiene una limitación. El
principal inconveniente de la ley de Amdahl aparece cuando introducimos varias
mejoras a la vez y queremos calcular la mejora global del sistema, pues la fórmula
presentada solo funciona si las mejoras aplicadas no se solapan en el tiempo.

Es decir que, durante una ejecución, nunca se están aplicando dos o más mejoras a la
vez. Por ejemplo, si queremos calcular el speed-up de un sistema en el que mejoremos
la velocidad del procesador (se usa el 95% del tiempo), y los accesos a memoria (el
20% de las instrucciones son de acceso a memoria), resulta que hay momentos en los
que se están aplicando ambas mejoras simultáneamente, por lo que en este caso no
podríamos aplicar directamente la Ley de Amdahl.

En este caso, el speed-up final habría que calcularlo en dos pasos. Primero
calcularíamos cuánto se reduce el tiempo de ejecución con la primera mejora y
después obtendríamos el speed-up de la segunda mejora.” (Academia Cartagena99 -
Escuela de informática en Madrid, 2020)
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 23

 El Procesador

3.3 Subtema 3: Procesadores RISC y CISC

Arquitectura Risc
“Buscando aumentar la velocidad del procesamiento se descubrió en base a
experimentos que, con una determinada arquitectura de base, la ejecución de
programas compilados directamente con microinstrucciones y residentes en memoria
externa al circuito integrado resultaban ser más eficientes, gracias a que el tiempo de
acceso de las memorias se fue decrementando conforme se mejoraba su tecnología de
encapsulado.

Debido a que se tiene un conjunto de instrucciones simplificado, éstas se pueden

implantar por hardware directamente en la CPU, lo cual elimina el micro-código y la
necesidad de decodificar instrucciones complejas. En investigaciones hechas a
mediados de la década de los setentas, con respecto a la frecuencia de utilización de
una instrucción en un CISC y al tiempo para su ejecución, se observó lo siguiente:
Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecución de
un programa. Existen secuencias de instrucciones simples que obtienen el mismo
resultado que secuencias complejas predeterminadas, pero requieren tiempos de
ejecución más cortos.” (Universidad Nacional de Educación a Distancia (UNED), 2020)

Características de la Arquitectura Risc

“Estos microprocesadores siguen tomando como base el esquema moderno de Von
Neumann. Las instrucciones, aunque con otras características, siguen divididas en tres
grupos:

• Transferencia.
• Operaciones.
• Control de flujo.

Reducción del conjunto de instrucciones a instrucciones básicas simples, con la que

pueden implantarse todas las operaciones complejas.
© Universidad Estatal de Milagro – UNEMI

Arquitectura del tipo load-store (carga y almacena). Las únicas instrucciones que
tienen acceso a la memoria son 'load' y 'store'; registro a registro, con un menor
número de acceso a memoria.

Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un
control implantado por hardware (con un diseño del tipo loadstore), casi todas las
instrucciones se pueden ejecutar cada ciclo de reloj, base importante para la
reorganización de la ejecución de instrucciones por medio de un compilador.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 24

 El Procesador

Pipeline (ejecución simultánea de varias instrucciones). Posibilidad de reducir el

número de ciclos de máquina necesarios para la ejecución de la instrucción, ya que
esta técnica permite que una instrucción puede empezar a ejecutarse antes de que
haya terminado la anterior.” (Universidad Nacional de Educación a Distancia (UNED),
2020)

Figura 16. Arquitectura RISC

Fuente: (Universidad Nacional de Educación a Distancia (UNED), 2020)

Propiedades del sistema tipo Risc

“Como se discutió en la sección anterior algunas de las condiciones necesarias para
archivar una operación reducida en un sistema RISC son:

• Estándar, tamaño arreglado de instrucción, igual para la computadora la longitud de

la palabra y para el ancho del bus de datos (con la estipulación algunos nuevos
sistemas la longitud de la palabra y/o del bus de datos en un entero múltiple del
tamaño de la instrucción como en estos nuevos sistemas de 64 bits y en algunos
sistemas de 32 bits con un bus de datos de 64 bits).

• El tiempo de la ejecución es estándar para todas las instrucciones, preferiblemente

dentro un ciclo singular del CPU (con la estipulación esta minoría de instrucciones igual
como divide tendrá que ser ejecutado en más de un solo ciclo.
© Universidad Estatal de Milagro – UNEMI

• RISC es una arquitectura de tipo load/store

Como hemos visto, el número de referencias por instrucción en un lenguaje de alto

nivel es elevado y la mayoría de las instrucciones sólo requieren un simple flujo de
datos. Como resultado, la gran mayoría de direccionamientos en las instrucciones RISC
son de tipo registro-registro.

Es decir, se cargan los operandos en los registros mediante una operación de tipo load,
se realizan las operaciones pertinentes entre los registros y los resultados se
almacenan en memoria mediante una instrucción de tipo store. A este modelo de

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 25

 El Procesador

arquitectura, exclusiva de los RISC, se le conoce con el nombre de load/store.

Evidentemente, los registros del procesador son los que brindan los tiempos de acceso
más cortos debidos tanto a la tecnología de acceso como al número de bits necesarios
para direccionarlos.

En una arquitectura de tipo load/store Lo ideal sería poder tener todos los operandos
que se necesiten en la ejecución de un programa ubicados en registros. Pero entonces
el coste del hardware se vería incrementado notablemente. Se necesita una estrategia
para ubicar aquellos operandos a los que se accede con más frecuencia y reducir el
tráfico registro-memoria generado en las operaciones de tipo load y store.

Una estrategia consistiría en confiar al compilador la maximización del uso de los

registros. La otra estrategia, más acorde con la filosofía RISC, es disponer de una
cantidad elevada de registros para poder mantener ubicadas las variables durante un
período de tiempo mayor.” (Universidad Nacional de Educación a Distancia (UNED),
2020)

Ventajas de la arquitectura Risc

“La estrategia del RISC también trae algunas ventajas muy importantes. Porque cada
instrucción requiere solamente un ciclo de reloj ejecutarse, el programa entero se
ejecutará en aproximadamente la misma cantidad de tiempo que el comando del
multiciclo “MULT”.

Este el RISC “instrucciones reducidas” requiere menos transistores del espacio del
hardware que las instrucciones complejas, saliendo de más sitio para los registros de
fines generales. Porque todas las instrucciones se ejecutan en una cantidad de tiempo
uniforme (es decir un reloj), el canalizar es posible.

La separación de las instrucciones de la “CARGA” y del “ALMACÉN” reduce realmente

la cantidad de trabajo que la computadora debe realizar. Después del CISC-estilo
“MULT” se ejecuta un comando, el procesador borra automáticamente los registros. Si
uno de los operandos necesita ser utilizado para otro cómputo, el procesador debe
© Universidad Estatal de Milagro – UNEMI

recargar los datos del banco de memoria en un registro. En el RISC, seguirá habiendo el
operando en el registro hasta que otro valor se carga en su lugar.” (Universidad
Nacional de Educación a Distancia (UNED), 2020)

Arquitectura Cisc
“CISC es un tipo de arquitectura de computadoras que promueve el uso de gran
número de instrucciones, permitiendo operaciones complejas entre operandos
situados en memoria o en registros internos.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 26

 El Procesador

La tecnología CISC nació de la mano de Intel, creado en 1971, permitiría el nacimiento

de la informática personal. Más concretamente, sería en 1972 cuando aparecería el
“8080” (primer chip capaz de procesar 8 bits, suficiente para representar números y
letras).

Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por

ser muy amplio y permitir operaciones complejas entre operando situados en la
memoria o en los registros internos. Esta arquitectura se basa en que cada instrucción
puede corresponder a varias operaciones de bajo nivel, tales como leer de memoria,
operación aritmética, escribir en la memoria, sumar datos… todo en una sola
instrucción.” (Universidad Nacional de Educación a Distancia (UNED), 2020)

“Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la

actualidad, la mayoría de los sistemas CISC de alto rendimiento implementan un
sistema que convierte dichas instrucciones complejas en varias instrucciones simples
del tipo RISC, llamadas generalmente microinstrucciones. La microprogramación es
una característica importante y esencial de casi todas las arquitecturas CISC.

La microprogramación significa que cada instrucción de máquina es interpretada por

una microprograma localizada en una memoria en el circuito integrado del procesador.
Las instrucciones compuestas son decodificadas internamente y ejecutadas con una
serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren
de varios ciclos de reloj, al menos uno por microinstrucción. Es así entonces como los
chips CISC utilizan comandos que incorporan una gran diversidad de pequeñas
instrucciones para realizar una única operación.” (Universidad Nacional de Educación a
Distancia (UNED), 2020)

“Cuando el sistema operativo o una aplicación requiere de una de estas acciones,

envía al procesador el nombre del comando para realizarla junto con el resto de
información complementaria que se necesite. Pero cada uno de estos comandos de la
ROM del CISC varían de tamaño y, por lo tanto, el chip debe en primer lugar verificar
cuanto espacio requiere el comando para ejecutarse y poder así reservárselo en la
© Universidad Estatal de Milagro – UNEMI

memoria interna. Además, el procesador debe determinar la forma correcta de cargar

y almacenar el comando, procesos ambos que ralentizan el rendimiento del sistema.

El procesador envía entonces el comando solicitado a una unidad que lo decodifica en

instrucciones más pequeñas que podrán ser ejecutadas por un nanoprocesador, una
especie de procesador dentro del procesador. Y al no ser las instrucciones
independientes, pues son instrucciones menores procedentes de la descodificación de
una instrucción mayor, sólo puede realizarse una instrucción cada vez.

A través de la compleja circuitería del chip, el nanoprocesador ejecuta cada una de las
instrucciones del comando. El desplazamiento por esta circuitería también ralentiza el

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 27

 El Procesador

proceso. Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos
de reloj.

El acercamiento de CISC procura reducir al mínimo el número de instrucciones por

programa, sacrificando el número de ciclos por la instrucción. El RISC hace lo opuesto,
reduciendo los ciclos por la instrucción en el coste del número de instrucciones por
programa.” (Universidad Nacional de Educación a Distancia (UNED), 2020)

Figura 17. Arquitectura CISC.

Fuente: (Universidad Nacional de Educación a Distancia (UNED), 2020)

Características de la arquitectura Cisc

“El propósito esencial de una arquitectura CISC es intentar proporcionar única
instrucción de máquina para cada enunciado que esté escrita en un lenguaje de alto
nivel. Otra característica de la arquitectura CISC es la incorporación de formatos de
instrucciones de tamaño variable. Las instrucciones que necesitan operandos de
registros pueden tener sólo dos bytes de longitud, pero las instrucciones que necesitan
direcciones de memoria pueden necesitar cinco bytes para incluir todo el código de la
instrucción.

Las instrucciones en un procesador CISC típico proporcionan la manipulación directa

de los operandos que residen en la memoria. Por ejemplo, una instrucción ADD puede
© Universidad Estatal de Milagro – UNEMI

especificar un operando en la memoria mediante un direccionamiento de índice y un

segundo operando en la memoria por medio de un direccionamiento directo.

Aunque los procesadores CISC tienen instrucciones que sólo utilizan registros de
procesador, la disponibilidad de otros modos de operaciones tiende a simplificar la
compilación de lenguajes de alto nivel. Sin embargo, conforme se incorporan más
instrucciones y modos de direccionamiento en una computadora, se necesita más
circuitería lógica para implementarlos y soportarlos, y esto puede producir que los
cálculos se hagan lentos.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 28

 El Procesador

La microprogramación es una característica importante y esencial de casi todas las

arquitecturas CISC.

Como, por ejemplo:

• Intel 8086, 8088, 80286, 80386, 80486.
Motorola 68000, 68010, 68020, 68030, 6840.” (Universidad Nacional de Educación a
Distancia (UNED), 2020)

“La microprogramación significa que cada instrucción de máquina es interpretada por

un microprograma localizado en una memoria en el circuito integrado del procesador.
En la década de los sesenta la microprogramación, por sus características, era la
técnica más apropiada para las tecnologías de memorias existentes en esa época y
permitía desarrollar también procesadores con compatibilidad ascendente. En
consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.

Las instrucciones compuestas son decodificadas internamente y ejecutadas con una

serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren
de varios ciclos de reloj (al menos uno por microinstrucción). Los microprocesadores
CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y
permitir operaciones complejas entre operandos situados en la memoria o en los
registros internos. Este tipo de arquitectura dificulta el paralelismo entre instrucciones,
por lo que en la actualidad la mayoría de los sistemas CISC de alto rendimiento
implementan un sistema que convierte dichas instrucciones complejas en varias
instrucciones simples, llamadas generalmente microinstrucciones.” (Universidad
Nacional de Educación a Distancia (UNED), 2020)

“Las instrucciones compuestas son decodificadas internamente y ejecutadas con una

serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren
de varios ciclos de reloj, al menos uno por microinstrucción. Es así entonces como los
chips CISC utilizan comandos que incorporan una gran diversidad de pequeñas
instrucciones para realizar una única operación.
© Universidad Estatal de Milagro – UNEMI

El objetivo principal de la arquitectura CISC es completar una tarea en el menor

número de líneas de código ensamblador posibles. Este objetivo es conseguido
mediante la construcción de un microprocesador capaz de comprender y ejecutar una
serie de operaciones complejas. Una de las ventajas principales de esta filosofía es
que el compilador tiene que hacer muy poco trabajo para traducir un lenguaje de alto
nivel a ensamblador. Además, debido a que la longitud del código es relativamente
corta, hace falta poca RAM para almacenar las instrucciones. Pero la dificultad está en
construir instrucciones complejas directamente en hardware.” (Universidad Nacional
de Educación a Distancia (UNED), 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 29

 El Procesador

Ventajas y desventajas
“CISC tiene un coste "razonable”, que es alcanzado a nivel de usuario. Esto mismo, no
ocurre con los RISC, que por el contrario tienen un coste elevado, por esto mismo esta
tecnología ha sido enfocada a ventas a nivel de empresa y equipos de gama alta.

La utilidad que se le dé a la maquina es muy importante, ya que el usuario debe

encontrar un nivel óptimo en cuanto a calidad - precio. Y por qué pagar más si
realmente no se le va a sacar partido al cien por cien. El software utilizado es otro de
los factores importantes, dado que un RISC no utiliza el mismo software que un CISC.
Estos últimos, por lo general tienen un software más asequible.

Dada la compatibilidad hacia atrás de la familia CISC x86, los usuarios han podido
renovar sus equipos sin por ello tener que abandonar software que ya Electrónica para
Sistemas Industriales (EIS) ARQUITECTURA DE MICROPROCESADOR 12 conocían, y
reutilizar sus datos. Así mismo, los fabricantes han tenido en cuenta este factor, puesto
que seguir con otra línea de procesadores suponía no solo un cambio muy radical, sino
que además podía llevar un riesgo en cuanto a ventas. Estos son algunos de los
motivos. Sin embargo, también hay que tener en cuenta el conflicto de intereses de
algunos fabricantes, así como la opinión de distintas revistas, algunas de ellas
asociadas a diferentes marcas. Se están estudiando las tendencias futuras, como
pueden ser los híbridos, mejoras en los microprocesadores CISC, mejoras en los RISC.”
(Universidad Nacional de Educación a Distancia (UNED), 2020)

RISC Vs CISC
Es que los procesadores CISCx86 corren a DOS, Windows 3.1 y Windows 95 en el modo
nativo; es decir, sin la traducción de software que disminuya el desempeño. Pero CISC
y RISC también reflejan dos filosofías de computación rivales. El procesamiento de RISC
requiere breves instrucciones de software de la misma longitud, que son fáciles de
procesar rápidamente y en tandém por un CPU. En contraste, un procesador de CISC
tiene que procesar instrucciones más largas de longitud desigual. Es más difícil
procesar múltiples instrucciones de CISC a la vez.
© Universidad Estatal de Milagro – UNEMI

Los que proponen RISC mantienen que su método de procesamiento es más eficiente y
más escalable, por lo que los arquitectos pueden añadir unidades de ejecución más
fácilmente a un diseño existente y aumentar el rendimiento (las unidades de ejecución
son los circuitos dentro del chip que hacen gran parte del trabajo). Similarmente, RISC
facilita el multiprocesamiento verdadero, donde varios CPUs trabajan simétricamente
mientras dividen, ejecutan y ensamblan una cadena de instrucción; los chips CISC
pueden hacer lo mismo, pero no son tan efectivos. La simplicidad de las instrucciones
de RISC también significa que requieren menos lógica para ejecutar, reduciendo el

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 30

 El Procesador

costo del chip. Pocos en el campo del CISC discuten estos hechos, prefiriendo apuntar
a la realidad.

Todo el debate de CISC/RISC puede ser irrelevante pronto debido a que nuevas
técnicas están convergiendo. El Pentium Pro, el Nx586 y el K5 son básicamente
procesadores RISC en su núcleo. Toman las instrucciones de CISC y las traducen a
instrucciones estilo RISC. Para la generación que sigue al Pentium Pro, Intel y Hewlett-
Packard están colaborando en un CPU híbrido que pueda aceptar instrucciones RISC y
CISC. Si ese chip crea un estándar, puede acelerar el cambio hacia el software
optimizado para RISC. Un mundo de RISC significaría CPUs más poderosos, y más
baratos. Cuando quiera mejorar, simplemente puede añadir otro CPU en lugar de
desprenderse de su viejo CPU.” (Universidad Nacional de Educación a Distancia
(UNED), 2020)
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 31

 El Procesador

3.4 Subtema 4: Control y Hazards

Conflictos y sus tipos
“Hay circunstancias que pueden disminuir el rendimiento de un procesador
segmentado debido a que provocan la detención del cauce. Estas circunstancias se
denominan riesgos o conflictos. Existen tres clases de conflictos (Hennessy &
Patterson, 2003):

• Conflictos estructurales: son detenciones producidas en el procesador por

insuficiencia del hardware, debido a que una etapa no puede avanzar porque el
hardware necesario está siendo utilizado por otra.
• Conflictos por dependencia de datos: surgen, principalmente, cuando una
instrucción necesita los resultados de otra anterior, que todavía no los tiene
disponibles, por no haberse terminado de ejecutar completamente.
• Conflictos de control: se deben a las instrucciones de control de flujo, en que
no se puede leer la instrucción siguiente hasta que no se conozca su dirección.”
(Universidad de Valladolid - Departamento de Informática, 2020)

Control de conflictos
En esta sección estudiaremos las técnicas para detectar, prevenir o evitar los
diferentes tipos de conflictos; también veremos la forma de conseguir que causen la
menor pérdida posible de rendimiento una vez que ya se han producido.

Conflictos estructurales
“Los conflictos estructurales, en los cauces monofunción, se resuelven, si ello fuera
posible, aumentando las posibilidades del hardware duplicando todos los recursos que
sea necesario.

Uno de los conflictos estructurales más frecuentes en los cauces monofunción son los
relacionados con los accesos a memoria; por ejemplo, se producirá un conflicto
cuando una etapa trate de acceder a memoria para leer una instrucción y otra lo haga
© Universidad Estatal de Milagro – UNEMI

para acceder a un dato. Estos conflictos se resuelven, en primer lugar, mediante la

arquitectura Harvard en que existen memorias caché diferenciadas para código y
datos. Aun así, podría mantenerse algún conflicto, por accesos simultáneos a datos por
parte de varios segmentos. Esto se puede evitar agregando nuevos puertos a la caché
de datos o, también, limitando los accesos a datos a determinadas instrucciones para
que sea difícil que se superpongan (arquitecturas registro-registro o de carga-
almacenamiento). También existe la posibilidad de que el compilador tenga en cuenta
la estructura del procesador, detecte este tipo de conflictos y, cuando ello ocurra,
intente modificar el orden de ejecución de las instrucciones, siempre que sea posible,
para intentar evitarlos.

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 32

 El Procesador

En los cauces no lineales, el control de estos conflictos adquiere una nueva dimensión.
El problema todavía se agrava más en los cauces multifunción dinámicamente
configurables. En estos cauces existe la posibilidad del uso simultáneo de varios
segmentos por parte de ejecuciones distintas de la misma función o por varias de las
funciones. Este tipo de conflictos estructurales se denominan colisiones. El control de
colisiones se hace más complejo si el grafo de precedencia de las tareas no es lineal.
Las técnicas de prevención de colisiones se basan en las tablas de reservas (Davidson,
1971).

Una tabla de reservas contiene la información sobre la ocupación de cada segmento en

cada uno de los ciclos máquina hasta que termine de ejecutarse cierta tarea. Las filas
de la tabla representan a cada uno de los segmentos y las columnas representan los
ciclos necesarios para la ejecución de la tarea. Para un cauce monofunción y lineal, la
tabla de reservas sólo tendrá marcadas las casillas de la diagonal, sin embargo, en los
cauces no lineales, la construcción de la tabla no será tan simple. Un ejemplo de este
tipo de tablas puede verse en la figura 18 para las instrucciones aritméticas y de carga
en el procesador segmentado. Para simplificar el estudio del control de las colisiones
consideraremos inicialmente un procesador segmentado monofunción.” (Universidad
de Valladolid - Departamento de Informática, 2020)

“Tomaremos como ejemplo la función cuya tabla de reservas se muestra en la figura

19(a). El problema que se nos plantea es: si quisiéramos efectuar dos veces sucesivas
la misma tarea, ¿Cuántos ciclos máquina tendríamos que esperar para arrancar dicha
tarea por segunda vez? La solución es sencilla: basta superponer a la tabla de reservas
original, la misma tabla desplazada un lugar a la derecha. Si alguna de las etapas está
ocupada en el mismo ciclo por la tabla original y por la desplazada, significa que no
podrá ejecutarse la tarea la segunda vez, arrancada sólo un ciclo más tarde, por existir
una colisión. Se debe intentar superponer la tabla desplazándola más lugares hacia la
derecha hasta que no haya ningún ciclo que esté ocupado en ambas tablas al mismo
tiempo. El número de desplazamientos entre ambas tablas nos dará el número de
ciclos que habrá que esperar (también denominado latencia) para arrancar la tarea por
segunda vez sin que haya colisiones. A las latencias en que ocurre colisión se les
© Universidad Estatal de Milagro – UNEMI

denomina latencias prohibidas. Precisamente a partir de esta idea, se construye el

vector de colisiones que es un vector binario cuya componente i es 1 si, y sólo si, se
produce una colisión cuando se arranca la tarea la segunda vez i ciclos después de
haberse iniciado la primera.

En el caso de la tabla de reservas anterior, el vector de colisiones se muestra en la

figura 19(b).” (Universidad de Valladolid - Departamento de Informática, 2020)

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 33

 El Procesador

Figura 18. Tabla de reservas para las instrucciones aritméticas (a) y de carga (b), en un
procesador segmentado.
Fuente: (Universidad de Valladolid - Departamento de Informática, 2020)

Figura 19. (a) Ejemplo de tabla de reservas y (b) vector de colisiones correspondiente a dicha
tabla.
Fuente: (Universidad de Valladolid - Departamento de Informática, 2020)

“Como fácilmente puede comprenderse, el número de componentes del vector de

colisiones estará acotado superiormente por el número de ciclos necesarios para
completar la ejecución de la tarea menos uno, ya que no se contempla la colisión de la
ejecución de una tarea consigo misma; en cualquier caso, es posible omitir las últimas
componentes nulas del vector.
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 34

 El Procesador

Figura 20. Sistema de prevención de colisiones para un cauce monofunción.

Fuente: (Universidad de Valladolid - Departamento de Informática, 2020)

Ahora estudiaremos la forma en que puede ayudarnos en la práctica el vector de

colisiones para prevenir éstas. Hay que tener en cuenta que los cálculos necesarios
para esa prevención deben hacerse de forma simultánea y en el mismo tiempo del
ciclo máquina; por ello, los circuitos necesarios deben ser muy sencillos y rápidos. En la
figura 20 se muestra el esquema de principio de un circuito para la prevención de las
colisiones. Como puede observarse, este circuito basa su funcionamiento en un
registro de desplazamiento hacia la izquierda con posibilidad de carga paralela. El
funcionamiento comprende los siguientes pasos (Davidson, 1971):

1. Al principio de cada ciclo, se provoca un desplazamiento del registro hacia la

izquierda.
2. Una petición de acceso al cauce debe concederse si el bit saliente del registro de
desplazamiento es 0; por el contrario, debe denegarse si el bit saliente es 1.
3. Ahora actuaremos de forma diferente en función de la concesión o no del acceso al
cauce:
▪ Si una petición ha sido concedida, se efectúa una operación OR entre el
contenido
▪ del registro de desplazamiento y el vector de colisiones, el resultado de esta
© Universidad Estatal de Milagro – UNEMI

operación se carga en el registro.

▪ Si, por el contrario, la petición no ha sido concedida, no se hará ninguna
operación sobre el registro de desplazamiento y sólo se retendrá la petición
para repetirla en el ciclo siguiente.
4. Se vuelve al primer paso del proceso.
La estrategia de control que se ha expuesto se basa en comenzar una nueva tarea en el
primer ciclo de reloj en que no haya conflicto con las tareas ya comenzadas. A este tipo
de estrategia se le denomina estrategia avara (greedy strategy) debido a que se trata
de arrancar una nueva tarea tan pronto como sea posible. Esta estrategia es fácil de

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 35

 El Procesador

implementar, como se acaba de ver, pero no es necesariamente la que proporciona un

mejor rendimiento.” (Universidad de Valladolid - Departamento de Informática, 2020)

Conflictos por dependencias de datos

“Como ya se explicó anteriormente, este tipo de conflictos surgen cuando varias tareas
acceden a los mismos datos. Normalmente estos conflictos se producen en
procesadores segmentados de instrucciones, sobre todo si están profundamente
segmentados, pero también podrían producirse en cauces aritméticos.
Supongamos dos instrucciones A y B que se ejecutan en ese mismo orden en un
procesador segmentado de instrucciones. Las dependencias de datos que se pueden
presentar pueden ser de tres clases:

RAW (read after write, lectura después de escritura): “la instrucción B trata de leer un
operando antes de que la instrucción A lo haya escrito; de esta forma, B puede tomar
un valor incorrecto de ese operando. Éste es el tipo de dependencia más común.
Trataremos de exponer ahora una condición más formalizada para la existencia de
estos riesgos” (Keller, 1975): Si denotamos por OA al conjunto de salida o rango de la
instrucción A, y por IB al conjunto de entrada o dominio de la instrucción B, habrá
posibilidad de riesgo RAW si: OA ∩ IB = ∅. Esto, que corresponde con la dependencia
de flujo, es una condición necesaria pero no suficiente. La existencia o no de riesgo
depende de la separación temporal de las instrucciones A y B, así como de la
profundidad de la segmentación.

WAR (write after read, escritura después de lectura): la instrucción B trata de escribir
en un registro antes de que sea leído por la A; por ello, A tomaría un valor incorrecto,
ya que debería tomar el valor antes de modificarse. Este riesgo es poco frecuente,
debido a que la escritura de los resultados se efectúa en los últimos segmentos y es
difícil que esa escritura se adelante al segmento de lectura de una instrucción anterior.
El riesgo WAR se podría presentar, sobre todo, en procesadores con autoindexación,
en los que la fase de lectura de operando, que es una de las primeras, puede modificar
un registro antes de que una instrucción anterior lo haya leído. Aun en este tipo de
© Universidad Estatal de Milagro – UNEMI

procesadores este riesgo es difícil que se produzca. No obstante, como veremos más
adelante, esta clase de riesgos se pueden producir si se alterara el orden de la
ejecución de las instrucciones. Existirá peligro de producirse este riesgo si IA ∩ OB = ∅
es decir, si existe antidependencia entre las instrucciones A y B, aunque, igual que en
el caso anterior, esta condición es necesaria pero no suficiente.
WAW (write after write, escritura después de escritura): la instrucción B intenta
escribir un operando antes de que sea escrito por la A. Dado que las escrituras se están
realizando en orden incorrecto, el resultado final depositado es el correspondiente a la
instrucción A cuando debería ser el depositado por la B. Este conflicto sólo se produce
en procesadores segmentados que escriben en más de una etapa y esto no es muy

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 36

 El Procesador

frecuente. Este riesgo, igual que el anterior, se podría producir en máquinas que
permiten direccionamientos autoindexados. Al igual que el riesgo WAR, los riesgos
WAW también podrían aparecer si se cambiara el orden de ejecución de las
instrucciones. Podrá existir un riesgo WAW entre las instrucciones A y B si existe
dependencia de salida entre las citadas instrucciones, es decir, si se verifica que: OA ∩
OB = ∅.
Aunque, como en los casos anteriores, esta condición no es suficiente para la
existencia del riesgo. Debe observarse que RAR (lectura después de lectura) no
constituye ningún riesgo puesto que ninguna de las dos instrucciones cambia el valor
del dato.

Existen técnicas para detectar los conflictos por dependencias de datos. Estas técnicas
precisan algo de hardware adicional: unos buffers, que guarden los números de los
registros implicados en las últimas instrucciones, junto con unos comparadores. Los
buffers tendrán una estructura de registro de desplazamiento, de forma que la
posición del número de registro dentro del desplazador nos dirá en qué segmento se
encuentra y la clase de operación que se efectúa sobre él (lectura o escritura). Los
comparadores analizarán si coinciden los operandos de la instrucción que va a
ejecutarse, con los de alguna de las anteriores con las que pueda entrar en conflicto. Si
existe conflicto, como primera solución, se detendrá la ejecución de la instrucción
hasta que las anteriores hayan avanzado y la dependencia desaparezca (esto es lo que
se llama insertar una burbuja). Frecuentemente, en este caso, se dice que se impide la
emisión de la instrucción, ya que se llama así al paso de la instrucción de la etapa de
decodificación a la siguiente, donde comienza la ejecución efectiva de la instrucción
(localización de operandos).

Una solución para reducir la duración de estas detenciones es hacer uso del resultado,
en cuanto se disponga de él, aunque no se haya escrito en el registro afectado; este
método se llama anticipación.

Existen también técnicas para evitar las posibles detenciones que podría producir un
© Universidad Estatal de Milagro – UNEMI

conflicto. Estos métodos pueden clasificarse en dos grupos:

1. Planificación estática.
2. Planificación dinámica.” (Universidad de Valladolid - Departamento de
Informática, 2020)

Conflictos de control
“Este tipo de conflictos se producen en los procesadores de instrucciones
segmentados. Como se mencionó anteriormente, los conflictos de control se deben a
las instrucciones de control del flujo, que no permiten que se lea la instrucción
siguiente hasta que no se conozca su dirección (que precisamente es calculada por la

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 37

 El Procesador

propia instrucción de control de flujo). Parece claro que una instrucción de control de
flujo provocará una detención del procesador, ya que el cálculo de la dirección de
destino, al menos en principio, se efectúa en la fase de escritura de resultado (de la
instrucción de control) y esta fase suele ser la última. Esto es especialmente válido en
las instrucciones de bifurcación condicional. Una imagen gráfica de un conflicto de
control puede verse en la figura 21. Conflictos de esta misma índole se producen
también debido a los desvíos e interrupciones. En estos casos, los conflictos son más
graves porque no están previstos en el programa y, por tanto, son mucho más difíciles
de controlar.” (Universidad de Valladolid - Departamento de Informática, 2020)

Figura 21. Conflicto de control.

Fuente: (Universidad de Valladolid - Departamento de Informática, 2020)

“Calcularemos la pérdida de rendimiento debida a los saltos si no se toma ninguna

medida correctora. Supongamos que, en cuanto se detecte una instrucción de control
de flujo, se detiene inmediatamente el procesador hasta que la dirección de la
instrucción siguiente se haya calculado. Evidentemente, cuanto mayor sea el
porcentaje de instrucciones de control de flujo, mayor será la influencia de los
conflictos de control en el rendimiento del cauce.

Sea Ps la probabilidad de aparición de una instrucción de control, y b el número de

ciclos perdidos por la detención (penalización del salto). En estas condiciones, el
© Universidad Estatal de Milagro – UNEMI

tiempo de ejecución de m tareas será:

t = (n + (m − 1) + bmPs) Ts

Podemos mejorar un poco este tiempo si dejamos que se continúen leyendo

instrucciones.

De esta forma, si la instrucción de control no es efectiva (es decir si la condición no se

cumple), habremos adelantado algo. Para los cálculos siguientes vamos a suponer que,
cuando la condición de bifurcación se haya evaluado, todavía no se ha emitido la
instrucción siguiente, es decir, que dicha instrucción no ha efectuado ninguna acción
difícilmente reversible (modificación de registros, flags, etc.). Estas suposiciones

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 38

 El Procesador

pueden servir para hacernos una idea de la incidencia de los conflictos de control en el
rendimiento de un procesador segmentado:

Sea Pt la probabilidad de que una instrucción de control sea efectiva, entonces, y con
los anteriores supuestos, el tiempo de ejecución de m tareas será:” (Universidad de
Valladolid - Departamento de Informática, 2020)

“La productividad del procesador vendrá dada por:

donde f es la frecuencia del reloj. Esta productividad, en el estado estacionario, es

decir, para valores grandes de m, tenderá a:

Si suponemos que las bifurcaciones se resuelven en el último segmento, tendremos

que el número de ciclos perdidos, b, será n−1, con lo que la productividad estacionaria
se podrá escribir como:

Otra forma de medir las pérdidas por riesgos de control sería calcular el CPI teniendo
en cuenta estos riesgos (pero prescindiendo de los demás), es decir:
© Universidad Estatal de Milagro – UNEMI

Como se ve las pérdidas debidas a los conflictos de control son bastante importantes,
ya que, en condiciones ideales, el CPI estacionario debe ser 1. Esto significa que la
eficiencia se calculará dividiendo este CPI ideal por el obtenido en 2.9, por tanto:

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 39

 El Procesador

Una de las soluciones para evitar estas pérdidas de rendimiento es hacer que el
compilador encuentre algo útil para hacer mientras calcula la dirección del destino del
salto. Esto se conseguirá reordenando las instrucciones de la misma forma que se
hacía en la planificación estática de los riesgos por dependencias de datos. Si el
compilador no pudiera encontrar ninguna instrucción para ocupar los huecos libres
dejados por la instrucción de salto, rellenaría con instrucciones NOP. Para llevar a cabo
este método, denominado bifurcación retardada, tienen que ponerse de acuerdo en la
forma de operar el hardware y el compilador.

Existen otros métodos más sofisticados para mejorar las bifurcaciones. Estos métodos
se basan en la predicción del destino de los saltos para las instrucciones de bifurcación
condicional. Esta predicción puede hacerse a nivel estático (compilador) o a nivel
dinámico (en ejecución).

El problema de todos los métodos de predicción es que, si ésta es incorrecta, hay que
descartar las instrucciones que hayan entrado en el cauce equivocadamente, y eso
puede acarrear una pérdida de rendimiento muy grande:
▪ La predicción estática
▪ La predicción dinámica”. (Universidad de Valladolid - Departamento de
Informática, 2020)
© Universidad Estatal de Milagro – UNEMI

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 40

 El Procesador

4. Bibliografía

» Academia Cartagena99 - Escuela de informática en Madrid. (29 de Enero de

2020). [Link]. Recuperado el 21 de Enero de 2020, de
[Link]:
[Link]
R1_T_PDF.pdf

» Instituto Tecnológico de Celaya. (24 de Enero de 2020).

[Link] Recuperado el 17 de Enero de 2020, de
[Link]
[Link]
[Link]

» Patterson, D. A., & Hennessy, J. L. (2011). Estructura y Diseño de Computadores.

Barcelona – España: Editorial Reverté.

» Stallings, W. (2006). Organización y arquitectura de computadores. Madrid:

PEARSON EDUCACIÓN, S.A.

» Universidad de Valladolid - Departamento de Informática. (23 de Enero de

2020). [Link]. Recuperado el 21 de Enero de 2020, de
[Link]:
[Link]

» Universidad Nacional de Educación a Distancia (UNED). (19 de Enero de 2020).

[Link]. Recuperado el 20 de Enero de 2020, de [Link]:
[Link]
referencia_2_ISE3_4_2.pdf

» Universitat Oberta de Catalunya. (24 de Enero de 2020). [Link].

© Universidad Estatal de Milagro – UNEMI

Recuperado el 17 de Enero de 2020, de [Link]:

[Link]
D_00218275/PID_00218275.html

FORMATO CONTROLADO: FR0018/ v1.0 / 18-11-2019 41

 ARQUITECTURA DEL
COMPUTADOR

Unidad # 4:
Almacenamiento y buses del sistema

Tema # 1:
Almacenamiento

[Link]. Ángel Ignacio Yánez Navarrete

Preguntas:
Unidad 3
Tema 2

2
 SUBTEMAS

» Subtema 1: Tipos de almacenamiento.

» Subtema 2: Almacenamiento de Disco.

» Subtema 3: Almacenamiento Flash.

» Subtema 4: Almacenamiento en la nube (in cloud).

 OBJETIVO
Conocer y diferenciar los diferentes tipos de almacenamiento, sus
características, ventajas y desventajas.
 Subtema # 1:
Tipos de almacenamiento
» Los almacenamientos según su tipo son:
» Almacenamiento primario:
Figura 3 Memoria RAM
» Memoria caché. Fuente: [Link]

» Memoria principal.
» Almacenamiento secundario:
» De almacenamiento masivo. Figura 4 Disco duro
Fuente: [Link]
» Ej.: Disco duro
» Almacenamiento terciario.
» Almacenamiento fuera de línea.
» Almacenamiento de red. Figura 5 Almacenamiento de red
Fuente: [Link]
 Subtema # 2:
Almacenamiento de disco
» Basado en:
» Plato giratorio recubierto de una superficie
magnética.
» No volátil.
» Datos permanecen aun desconectado.
» Disco magnético:
» Colección de platos (1-4).
» Dos superficies grabables.
Figura 6 Seis discos magnéticos, cuyos diámetros varían desde 14
pulgadas a 1.8 pulgadas
Fuente: Patterson & Hennessy ( 2011)
 Subtema # 3:
Almacenamiento Flash
» Costo mayor por gigabyte.
» Usada en dispositivos móviles.
» Es de solo lectura.
» Se puede borrar eléctricamente.

Figura 8 Almacenamiento Flash

Fuente: [Link]

Figura 7 Características de tres productos de almacenamiento flash

Fuente: Patterson & Hennessy ( 2011)
 Subtema # 4:
Almacenamiento en la nube (in cloud)
» Características:
» Disco duro en internet.
» Acceso desde cualquier dispositivo.
» Capacidad de almacenamiento de
acuerdo al pago.
» Mas barato.
» Mas fiable.
» Proveedores:
» Amazon. Figura 9 Almacenamiento en la nube
Fuente: IONOS (2020)
» IBM.
» Google.
» Windows.
» Sun Microsystems (Oracle)
» NetApp
 PREGUNTAS

Tipos de almacenamiento.

Almacenamiento de Disco.

Almacenamiento Flash.

Almacenamiento en la nube (in cloud).

9
 Bibliografía
» Centro de Bachillerato Tecnológico "Thomas Alva Edison". (21 de Enero de 2020). [Link] Recuperado el 21 de Enero de 2020, de
[Link] [Link]

» IONOS. (22 de Enero de 2020). [Link]. Recuperado el 22 de Enero de 2020, de [Link]:

[Link]

» La Red de Revistas Científicas de América Latina y el Caribe. (21 de Enero de 2020). [Link]. Recuperado el 21 de Enero de 2020, de
[Link]: [Link]

» Patterson, D. A., & Hennessy, J. L. (2011). Estructura y Diseño de Computadores. Barcelona – España: Editorial Reverté.

» PCWorld. (22 de Enero de 2020). [Link]. Recuperado el 22 de Enero de 2020, de [Link]: [Link]
productos/almacenamiento/servicios-almacenamiento-nube-3673539/

» Universitat Politècnica de València. (21 de Enero de 2020). [Link]. Recuperado el 21 de Enero de 2020, de [Link]:
[Link]
%20An%C3%A1lisis%20de%20soluciones%20cloud%20para%20almacenamiento%20de%20archivos%20y%20trabajo%20colaborativo..pdf
 ARQUITECTURA DEL
COMPUTADOR

Unidad # 4:
Almacenamiento y buses del sistema

Tema # 2:
Bus del sistema

[Link]. Ángel Ignacio Yánez Navarrete

Preguntas:
Unidad 4
Tema 1

2
 SUBTEMAS

» Subtema 1: Conectividad entre Procesadores

Memoria y Dispositivos de E/S.

» Subtema 2: Interfaces de E/S con el Procesador,

Memoria y sistema Operativo.
 OBJETIVO
Conocer la forma de comunicación entre los diferentes
subsistemas de un computador.
 Subtema # 1: Conectividad entre Procesadores,
Memoria y Dispositivos de E/S
» Deben existir interfaces entre subsistemas:
» Deben comunicarse:
» Memoria y procesador.
» Procesador y dispositivos E/S.
» Comunicación mediante bus:
» Conexión compartida de comunicación.
» Conecta múltiples subsistemas.
» Desventaja: crea cuello de botella. Figura 1 Cable de Bus
Fuente: Universidad Industrial de Santander (2020)
» Velocidad limitada por factores físicos.
» Jerarquía de buses:
» Bus del sistema.
» Bus local.
» Bus de E/S.
 Figura 2 Bus del sistema
Fuente: Universidad Industrial de Santander (2020)

Figura 4 Bus de expansión

Fuente: Universidad Industrial de Santander (2020)
Figura 3 Bus local
Fuente: Universidad Industrial de Santander (2020)
 Subtema # 2:Interfaces de E/S con el Procesador,
Memoria y sistema Operativo
» Dado por:
» Gestión global del sistema de E/S hace el SO.
» Técnicas de control usadas por SO y programador.
» En maquinas actuales las hace mediante llamas
a SO.
» Conjunto de rutinas de control =
controladores/drivers.
» Estructura del Sistema de E/S:
» Periféricos.
» Módulos de E/S.
» Sistemas de interconexión internos.
Figura 5 Estructura del sistema de E/S del computador
Fuente: [Link] » Mapa de memoria e instrucciones de E/S.
 Figura 7 Conexión punto a punto entre
Figura 6 Esquema general de un módulo de E/S el módulo de E/S y el periférico
Fuente: [Link] Fuente: [Link]
 PREGUNTAS

Conectividad entre Procesadores Memoria y

Dispositivos de E/S.

Interfaces de E/S con el Procesador, Memoria y

sistema Operativo.

9
Bibliografía

» Patterson, D. A., & Hennessy, J. L. (2011). Estructura y Diseño de Computadores. Barcelona – España: Editorial Reverté.
 ARQUITECTURA DEL
COMPUTADOR

Unidad # 4:
Almacenamiento y buses del sistema

Tema # 1:
Almacenamiento

Msc. Javier Bermeo Paucar

 Preguntas:
Unidad 3
Tema 2
2
 SUBTEMAS

➢ Subtema 1: Tipos de almacenamiento.

➢ Subtema 2: Almacenamiento de Disco.

➢ Subtema 3: Almacenamiento Flash.

➢ Subtema 4: Almacenamiento en la nube (in cloud).

 OBJETIVO
Conocer y diferenciar los diferentes tipos de almacenamiento, sus
características, ventajas y desventajas.
 Subtema # 1:
Tipos de almacenamiento
» Los almacenamientos según su tipo son:
» Almacenamiento primario:
Figura 3 Memoria RAM
» Memoria caché. Fuente: [Link]

» Memoria principal.
» Almacenamiento secundario:
» De almacenamiento masivo. Figura 4 Disco duro
Fuente: [Link]
» Ej.: Disco duro
» Almacenamiento terciario.
» Almacenamiento fuera de línea.
» Almacenamiento de red.

Figura 5 Almacenamiento de red

Fuente: [Link]
 Almacenamiento Primario o Principal
Almacenamiento primario:
La memoria primaria está directamente conectada a la CPU de
la computadora. El almacenamiento primario consta de la
memoria primaria del sistema; contiene los programas en
ejecución y los datos con que operan. Se puede transferir Memoria RAM
información muy rápidamente entre un registro del Fuente: [Link]

microprocesador y localizaciones del almacenamiento principal.

En las computadoras modernas se usan memorias de acceso
aleatorio basadas en electrónica del estado sólido, que está
directamente conectada a la CPU a través de buses de
direcciones, datos y control. La gran diferencia de velocidad
entre el procesador y la memoria primaria dio origen a la
memoria caché. Memoria Cache
Fuente:[Link]
3/19/memoria-cache-que-es-y-que-diferencias-
hay-entre-los-tipos-l1-l2-y-l3/
 Almacenamiento secundario:

Flash Cinta
Disco Duro Disquetes CDs y DVDs
Memory USB Magnetica

La memoria secundaria requiere que la computadora use sus canales de entrada/salida para acceder a la
información y se utiliza para almacenamiento a largo plazo de información persistente. Sin embargo, la
mayoría de los sistemas operativos usan los dispositivos de almacenamiento secundario como área de
intercambio para incrementar artificialmente la cantidad aparente de memoria principal en la computadora (a
esta utilización del almacenamiento secundario se le denomina memoria virtual). En las computadoras
modernas, las unidades de disco duro (HDD) o las unidades de estado sólido (SSD) se utilizan generalmente
como almacenamiento secundario. Otros ejemplos de tecnologías de almacenamiento secundario incluyen
unidades flash USB , disquetes , cinta magnética , cinta de papel , tarjetas perforadas y discos RAM .
 Almacenamiento Terciario:
El almacenamiento terciario o la memoria terciaria es un
nivel por debajo del almacenamiento secundario. Este tipo
de almacenamiento, implica un mecanismo robótico que
monta y desmonta medios de almacenamiento masivo
extraídos de un dispositivo de almacenamiento de acuerdo
con las peticiones del sistema. Se utiliza principalmente
para archivar información a la que se accede con poca
frecuencia, ya que es más lento que el almacenamiento
secundario. Es útil para almacenar datos
extraordinariamente grandes, a los que se accede sin
Una gran biblioteca de cintas , con operadores humanos.
cartuchos de cinta colocados en estantes
en la parte delantera y un brazo robótico Los ejemplos típicos incluyen bibliotecas de cintas y
que se mueve en la parte posterior. La
altura visible de la biblioteca es de unos máquinas de discos ópticos .
180 cm.
 Almacenamiento Fuera de Línea:
El almacenamiento fuera de línea se utiliza para transferir información, es útil para casos
de desastre, donde, por ejemplo, un incendio destruye los datos originales, un medio en
una ubicación remota no se verá afectado, lo que permitirá la recuperación de desastres .
El almacenamiento fuera de línea aumenta la seguridad general de la información, ya que
es físicamente inaccesible desde una computadora, y la confidencialidad o integridad de
los datos no puede verse afectada por técnicas de ataque basadas en computadora.
Además, si rara vez se accede a la información almacenada con fines de archivo, el
almacenamiento fuera de línea es menos costoso que el almacenamiento terciario.
 Almacenamiento de Red:
El sistema de almacenamiento de Red se trata de
habilitar uno o varios discos duros en una red local,
de forma que los datos que allí se almacenen
permanezcan accesibles a todos los dispositivos que
quieran utilizarlos. De esa forma, el usuario no solo
tiene acceso al propio sistema de almacenamiento
del dispositivo que está usando, sino que también
dispone de un sistema de almacenamiento común
que comparte con otros dispositivos conectados a
esa misma red.
Los tipos de almacenamiento de datos que gestionan
esa conexión a la red local son: DAS, NAS y SAN. Las
siglas que dan nombre a los tres principales sistemas
de almacenamiento en red.
 Almacenamiento de Red:
Este tipo de almacenamiento en Red SAN (Storage Area Network) consiste en conectar
una serie de discos duros a una controladora que suma sus capacidades formando un
espacio de almacenamiento global. Después, este sistema se conecta a un servidor que
se encarga de gestionar los datos que se almacenan en ese espacio común y que,
además, permite la conexión a una red local.

Este tipo de almacenamiento en Red DAS (Direct Attached Storage) se compone de uno
o varios discos unidos y conectados directamente a un servidor. El usuario de este
sistema de almacenamiento en red verá el espacio de almacenamiento como si
estuviera directamente conectado a su equipo.

Este tipo de almacenamiento en Red NAS (Network Attached Storage) se conecta

directamente al router o punto de acceso de la red y cuentan con entidad propia dentro
de ella.
Su configuración y gestión se realiza a través del protocolo TCP/IP por lo que es posible
acceder a los datos que contiene desde cualquier lugar y desde cualquier navegador de
internet.
 Subtema # 2:
Almacenamiento de disco

Disco Duro:
Es un dispositivo de almacenamiento que constituye una de
las partes más importantes de un computador, contiene la
información codificada y que almacena los distintos
programas y archivos, esta información se codifica en valores
de 1 y 0.
Componentes del Disco Duro
Componentes Disco Duro

Todos la cabezales de
Cada disco tiene un
lectura/grabación
Cada disco requiere numero de pistas, y a
Normalmente un están unidos a un
dos cabezales de la parte de la pista
disco duro contiene solo brazo de acceso,
lectura/grabación, que corta a través de
varios discos o platos. de modo que no
uno para cada lado. todos los discos se
pueden moverse
llama eje.
independientemente.
 Características Disco Duro:
FSB: Significa transporte frontal interno esta es la velocidad de la transferencia de datos en un
disco duro.

CACHE: Es una memoria S-RAM que almacena los datos de los que se ha a accedido
recientemente. La memoria cache máxima de un disco duro es de 128 megabyte (MB).

RPM: Revoluciones por minuto de un disco duro

TASA DE TRANSFERENCIA: Este numero indica la cantidad de datos que un disco puede leer o
escribir en la parte más exterior del disco o plato en un periodo de un segundo. Normalmente se
mide en Mbits/segundo.

INTERFAZ -IDE, SCSI,SATA: Cuando hablamos de interfaz generalmente nos referimos al método
de "conexión" de un dispositivo. Las mas comunes para los discos duros son la IDE,
(transferencia, hasta 133MB/s), las SCSI ( las mas caras) y la mas reciente interfaz SATA-SATA 2,
con velocidad de transferencia de 300MB/s.
Tipos de Disco Duro:

Primer tipo de disco duro S.A.S :

Es un estándar para dispositivos de alta velocidad que incluye discos

duros entre sus especificaciones, a diferencia de los estándar S.C.S.I que
es paralelo. Estos discos duros soy muy populares a nivel doméstico por
su elevado precio, necesita tarjetas controladoras S.A.S para trabajar y ser
instalados, soportan unos cables de una longitud de hasta 6 metros lo
cual permite conectar hasta 24 dispositivos, tiene también la
característica de HOT PLUG (se puede conectar y desconectar en caliente)
se utilizan normalmente para servidores.
 Segundo tipo de disco duro S.C.S.I:
Necesita una controladora para funcionar, también se puede conectar y desconectar en caliente .
S.C.S.I : S.C.S.I 2:
Que utiliza un cable Diferencia con el ULTRA:
de 50 pines, que la S.C.S.I la velocidad Es un dispositivo que ULTRA WIDE:
longitud de sus cables de transferencia en WIDE: trabaja a 16 bits, y de A diferencia del Ultra es ULTRA 2:
son de 6 metros, que vez de ser Utiliza 68 pines, 34 pines tiene su que trabaja Va a 16 Bits y su
la velocidad de 5Mg/segundo son permite hasta 16 cable, 20 Mg/segundo 40Mg/segundo y la velocidad es de
trasmisión de datos de 10, Mg/segundo dispositivos y la es su velocidad, la longitud máxima de su 80Mg/segundo tiene
son de 5 y su cable en vez de anchura del cable de longitud máxima de cable es de 1.5 metros, 68 pines y 12 metros
Mg/segundo, que ser de 6 metros es 3 metros y su tipo de su cable son de 10 sus conectores son de 68 de cable y hasta 15
permite hasta 7 de 3 metros, y todo bus trabaja a 16 bits. centímetros por pines y es de 16 bits y dispositivos.
dispositivos como lo demás es lo dispositivo y admite admite 15 dispositivos.
máximo y el bus de mismo. Así se llama hasta 15 dispositivos.
trabajo es de 8 bits. concretamente FAX.
 Tercer tipo de disco duro IDE/ATA Y PATA:

El disco duro tiene 40 conectores, velocidad de transferencia es de 66 100 133

Megabyte por segundo, se puede conectar un máximo de 2 dispositivos por conector
de bus. Tamaños de discos duro de (3,5 y de 2,5) y también los hay de 8 pulgadas, y
también los hay de 5,25 pulgadas. Las siguientes medidas 0,85 y de 1.80 pulgadas y
de 1 pulgada.
 Cuarto tipo de disco duro SATA:
Significa Tecnología Avanzada de Contacto.

SATA:
El cable de conexión es de 7 contactos y SATA 2:
trabaja a una velocidad de
La diferencia con el SATA es que trabaja
150Megabytes/segundo permite un solo
a 300Megabytes/segundo.
dispositivo por cable que es de 1 metro y
permite conectar y desconectar en caliente.
 Subtema # 3:
Almacenamiento Flash

» Costo mayor por gigabyte.

» Usada en dispositivos móviles.
» Es de solo lectura.
» Se puede borrar eléctricamente.

Figura 8 Almacenamiento Flash

Fuente: [Link]
 Qué es el almacenamiento flash……?
La memoria de almacenamiento flash es una forma de EEPROM (memoria de lectura
programable borrable eléctricamente), aunque el flash difiere de la EEPROM convencional
en la forma en que borra los datos. Flash borra bloques enteros de datos a la vez, en lugar
de hacerlo en un nivel de bit a bit, como lo hace la EEPROM convencional. Un bloque
almacenado en un chip de memoria flash debe ser borrado antes de que se puedan
escribir nuevos datos en el microchip. A diferencia de la RAM dinámica (DRAM), el
EEPROM estándar y flash son memoria no volátil. Esto significa que no requieren energía
para conservar los datos almacenados con integridad, por lo que un sistema puede ser
apagado o perder energía, sin perder los datos.
 Utilidad de la memoria flash……?
Los teléfonos inteligentes y los reproductores de MP3 Flash es también la forma estándar de
han abandonado en gran medida la unidad de disco duro almacenamiento en cámaras, tabletas y
(HDD) mecánica; pues flash proporciona ventajas en videocámaras digitales. Los encogimientos
cuanto a su capacidad de compactarse y su consumo de fotolitográficos y el desarrollo de tipos de flash
energía. más densos han permitido un aumento de la
capacidad, haciendo que el flash sea adecuado
para aplicaciones miniaturizadas.

La adopción de almacenamiento flash está creciendo En las computadoras portátiles, el

en los sistemas de almacenamiento empresarial. Los almacenamiento flash ofrece la ventaja adicional
despliegues iniciales se centraron en la aceleración de ser más resistente a los golpes de aceleración
de aplicaciones intensivas de E/S, como bases de gravitatoria alta y las caídas que estos dispositivos
datos e infraestructuras de escritorio virtual. a menudo reciben en su vida móvil.
Partes de la memoria flash
1. Conector USB.

2. Controlador USB de
almacenamiento masivo.

3. Puentes y puntos de prueba.

4. Circuito de memoria flash NAND.

5. Oscilador de cristal.

6. LED.

7. Interruptor de seguridad contra

escrituras.

Espacio libre.
 Capacidades de la Memoria flash……?
Capacidades Recientes:

• 4 Gb
• 8 Gb
• 16 Gb
• 32 Gb
• 64 Gb
• 128 Gb
• 256 Gb

Actualmente las de mayor capacidad

comercial son:

• 512 Gb
• 1 Tb
• 2 Tb
 SSD frente a HHD……?
Dado que usa tecnología de circuito integrado, el almacenamiento flash es una
tecnología de estado sólido, lo que significa que no tiene piezas que se mueven. El
almacenamiento flash NAND ofrece ventajas sobre las unidades de disco duro
tradicionales. Los discos duros tienen un menor coste por bit de datos
almacenados, pero las unidades flash pueden proporcionar un rendimiento
significativamente mayor, menor latencia y reducción del consumo de energía. El
tamaño compacto también hace que flash sea adecuado para pequeños
dispositivos de consumo.
Almacenamiento flash en el centro de datos
Ofrece excelentes ventajas a las empresas que han de hacer frente a enormes volúmenes de
datos y, por contra, tienen un acceso a los datos lento e imprevisible. Como las soluciones de
almacenamiento all-flash son cada vez más rentables en comparación con los discos
tradicionales, las empresas pueden ahora obtener las ventajas flash a escala, como son:

Rendimiento de aplicaciones Una mejor economía del centro de Infraestructura preparada para
acelerado. Esta es, con frecuencia, datos. Con el desarrollo de futuros retos. Modernizar su centro
la primera ventaja en la que tecnologías de alta densidad, las de datos con el flash es un paso vital
piensan quienes se plantean la soluciones de almacenamiento all- en la transformación digital, si bien
tecnología flash. Gracias al flash actuales ofrecen un mayor es muy importante elegir un sistema
rendimiento de la tecnología HDD, rendimiento y una mayor flash que respalde las necesidades
flash puede acelerar las capacidad en una fracción del en constante cambio de su negocio.
aplicaciones empresariales espacio del centro de datos. No todas las soluciones flash son
comunes, como bases de datos de iguales. Con los sistemas all-flash
Oracle, MS-SQL, SAP y VDI, así que ofrecen un escalado horizontal
como análisis de datos de gran no disruptivo sí es posible empezar
tamaño como Hadoop y bases de con lo justo e ir creciendo poco a
datos NoSQL. poco.
 Subtema # 4: Almacenamiento en la nube (in cloud)
» Características:
» Disco duro en internet.
» Acceso desde cualquier dispositivo.
» Capacidad de almacenamiento de
acuerdo al pago.
» Mas barato.
» Mas fiable.
» Proveedores:
» Amazon. Figura 9 Almacenamiento en la nube
Fuente: IONOS (2020)
» IBM.
» Google.
» Windows.
» Sun Microsystems (Oracle)
» NetApp
 PREGUNTAS

Tipos de almacenamiento.

Almacenamiento de Disco.

Almacenamiento Flash.

Almacenamiento en la nube (in cloud).

27
 Bibliografía
▪ Centro de Bachillerato Tecnológico "Thomas Alva Edison". (21 de Enero de 2020). [Link] Recuperado el 21 de Enero de 2020, de
[Link] [Link]

▪ IONOS. (22 de Enero de 2020). [Link]. Recuperado el 22 de Enero de 2020, de [Link]:

[Link]

▪ La Red de Revistas Científicas de América Latina y el Caribe. (21 de Enero de 2020). [Link]. Recuperado el 21 de Enero de 2020, de
[Link]: [Link]

▪ Patterson, D. A., & Hennessy, J. L. (2011). Estructura y Diseño de Computadores. Barcelona – España: Editorial Reverté.

▪ PCWorld. (22 de Enero de 2020). [Link]. Recuperado el 22 de Enero de 2020, de [Link]: [Link]
productos/almacenamiento/servicios-almacenamiento-nube-3673539/

▪ Universitat Politècnica de València. (21 de Enero de 2020). [Link]. Recuperado el 21 de Enero de 2020, de [Link]:
[Link]
%20An%C3%A1lisis%20de%20soluciones%20cloud%20para%20almacenamiento%20de%20archivos%20y%20trabajo%20colaborativo..pdf
 ARQUITECTURA DEL
COMPUTADOR

Unidad # 4:
Almacenamiento y buses del sistema

Tema # 2:
Bus del Sistema

Msc. Javier Bermeo Paucar

Preguntas:
Unidad 4
Tema 1
 SUBTEMAS

» Subtema 1: Conectividad entre Procesadores

Memoria y Dispositivos de E/S.

» Subtema 2: Interfaces de E/S con el Procesador,

Memoria y sistema Operativo.
 OBJETIVO
Conocer la forma de comunicación entre los diferentes subsistemas de
un computador.
 Subtema # 1: Conectividad entre Procesadores,
Memoria y Dispositivos de E/S
» Deben existir interfaces entre subsistemas:
» Deben comunicarse:
» Memoria y procesador.
» Procesador y dispositivos E/S.
» Comunicación mediante bus:
» Conexión compartida de comunicación.
» Conecta múltiples subsistemas.
» Desventaja: crea cuello de botella. Figura 1 Cable de Bus
Fuente: Universidad Industrial de Santander (2020)
» Velocidad limitada por factores físicos.
» Jerarquía de buses:
» Bus del sistema.
» Bus local.
» Bus de E/S.
 Clasificación de los multiprocesadores por la ubicación de la
memoria
▪ Multiprocesadores de memoria compartida
• Todos los procesadores acceden a una memoria
común
• La comunicación entre procesadores se hace a
través de la memoria.
• Se necesitan primitivas de sincronismo para
asegurar el intercambio de datos

▪ Multiprocesadores de memoria distribuída o

multicomputadores
• Cada procesador tiene su propia memoria.
• La comunicación se realiza por intercambio
explicito de mensajes a través de una red
 Multiprocesadores de memoria compartida: conexión por bus
compartido

▪ Es la organización más común en los

computadores personales y servidores
▪ El bus consta de líneas de dirección, datos y
control para implementar:
• El protocolo de transferencias de datos con
la memoria
• El arbitraje del acceso al bus cuando más
de un procesador compite por utilizarlo.
▪ Los procesadores utilizan cachés locales para:
• Reducir el tiempo medio de acceso a
memoria, como en un monoprocesador.
• Disminuir la utilización del bus compartido.
 Protocolos de transferencia de ciclo partido

▪ La operación de lectura se divide en dos transacciones no continuas de acceso al bus.

▪ La primera es de petición de lectura que realiza el máster procesador) sobre el slave
▪ (memoria).
▪ Una vez realizada la petición el máster abandona el bus.
▪ Cuando el slave dispone del dato leído, inicia un ciclo de bus actuando como máster para
enviar el dato al antiguo máster, que ahora actúa como slave.
 Protocolo de arbitraje distribuido

▪ La responsabilidad del arbitraje se distribuye por

los diferentes procesadores conectados al bus.
▪ Arbitro-i concede el bus al procesador Pi
activando Gi si:
• Pi ha activado su línea de petición de bus Ri.
• La línea de ocupación está desactivada.
• La línea de entrada de prioridad pi-1 está
activada.
▪ El árbitro i activa su línea de prioridad pi si:
• Pi no ha activado su línea de petición Ri
• La línea de prioridad pi 1 está pi-activa.
• Finaliza una operación de acceso al bus.
 Multiprocesadores de memoria compartida: conexión por
conmutadores crossbar

• Cada procesador (Pi) y cada módulo de

memoria (Mi) tienen su propio bus.
• Existe un conmutador (S) en los puntos de
intersección que permite conectar un bus de
memoria con un bus de procesador.
• Para evitar conflictos cuando más de un
procesador pretende acceder al mismo
módulo de memoria se establece un orden de
prioridad.
• Se trata de una red sin bloqueo con una
conectividad completa pero de alta
complejidad.
 Multiprocesadores de memoria compartida: conexión por red
multietapa

▪ Representan una alternativa intermedia de

conexión entre el bus y el crossbar.
▪ Es de menor complejidad que el crossbar
pero mayor que el bus simple.
▪ La conectividad es mayor que la del bus
simple pero menor que la del crossbar.
▪ Se compone de varias etapas alternativas de
conmutadores simples y redes de
interconexión.
▪ En general las redes multietapa responden
al siguiente esquema:
Estructura de los multiprocesadores de memoria distribuida

MULTIPROCESADORES
▪ Los multiprocesadores de memoria compartida
presentan algunas desventajas:
• Se necesitan técnicas de sincronización para
acceder a las variables compartidas
• La contención en la memoria puede reducir
significativamente la velocidad.
• No son fácilmente escalables a un gran número
de procesadores.
▪ Un multicomputador consta de un conjunto de
procesadores conectados por una red
▪ Cada procesador tiene su propia memoria local,
incluida la caché, y se comunican por paso de
mensajes a través de la red
 Estructura de los multiprocesadores de memoria distribuida

Propiedades de los multicomputadores

▪ El número de nodos puede ir desde algunas decenas hasta varios miles (o más).
▪ La arquitectura de paso de mensajes tiene ventajas sobre la de memoria compartida cuando
▪ el número de procesadores es grande.
▪ El número de canales físicos entre nodos suele oscilar entre cuatro y ocho.
▪ Esta arquitectura es directamente escalable y presenta un bajo coste para sistemas grandes.
▪ Un problema se especifica como un conjunto de procesos que se comunican entre sí y que se
▪ hacen corresponder sobre la estructura física de procesadores.
▪ El tamaño de un proceso viene determinado por su granularidad:

▪ Al reducirse la granularidad la sobrecarga de comunicación de los procesos aumenta

▪ Por ello, la granularidad empleada en este tipo de máquinas suele ser media o gruesa.
▪ El programa a ejecutar debe de ser intensivo en cálculo, no intensivo en operaciones de
▪ entrada/salida o de paso de mensajes.
Interfaces de E/S con el Procesador, Memoria y Sistema Operativo

» Dado por:
» Gestión global del sistema de E/S hace el SO.
» Técnicas de control usadas por SO y programador.
» En maquinas actuales las hace mediante llamas a SO.
» Conjunto de rutinas de control =
controladores/drivers.
» Estructura del Sistema de E/S:
» Periféricos.
» Módulos de E/S.
» Sistemas de interconexión internos.
Figura 5 Estructura del sistema de E/S del computador
» Mapa de memoria e instrucciones de E/S.
Fuente: [Link]
Interfaces de E/S con el Procesador, Memoria y sistema
Operativo
Las tres funciones básicas se pueden realizar a través del bus del sistema que conecta la
memoria y la CPU, o bien se puede utilizar un bus específico para las operaciones de E/S.
Estas alternativas se traducen en dos formas de organización de los espacios de
direcciones:

Espacios de direcciones unificados

Las unidades de E/S se ubican en el espacio único de direcciones como si fuesen
elementos de memoria. A cada unidad de E/S se le asigna un conjunto de direcciones
(suficiente para diferenciar todos sus registros internos). La interacción entre CPU y
unidad de E/S se realiza a través de instrucciones de referencia a memoria. El bus del
sistema es único.
Interfaces de E/S con el Procesador, Memoria y sistema
Operativo
Espacios de direcciones independientes (Memoria y E/S)
Las unidades de E/S se ubican en un espacio de direcciones diferente al de memoria. La
interacción entre CPU y unidad de E/S se realiza a través de instrucciones específicas de E/S.
La separación de espacios de direcciones puede soportarse con un bus único de uso
compartido entre Memoria y E/S en función del estado de una línea de control MEM/IO:
Interfaces de E/S con el Procesador, Memoria y sistema
Operativo

Pero el desdoblamiento de espacios de direcciones puede responder a la existencia de dos

buses independientes, uno para memoria (bus del sistema) y otro para E/S:
 PREGUNTAS

Conectividad entre Procesadores Memoria y

Dispositivos de E/S.

Interfaces de E/S con el Procesador, Memoria y

sistema Operativo.

18
Bibliografía

» Patterson, D. A., & Hennessy, J. L. (2011). Estructura y Diseño de Computadores. Barcelona – España: Editorial Reverté.
20